【摘要】 该数据由<>整理 。本发明公开了一种封装载板的线路结构以及多芯片封装体，所述封装载板的线路结构包括多个芯片垫、一第一电极、一第二电极、一第三电极与一第四电极。这些芯片垫排列成MxN阵列。各芯片垫的周边区域包括依序顺时针排列的一第一打线接合垫、一第二打线接合垫、一第三打线接合垫与一第四打线接合垫，且第S列中的各第一～第四打线接合垫的方位相对于第S-1列中的各第一～第四打线接合垫的方位分别相差一个象限。第一电极与各第一打线接合垫相连接。第二电极与各第二打线接合垫相连接。第三电极与各第三打线接合垫相连接。第四电极与各第四打线接合垫相连接。 【专利类型】发明申请 【申请人】亿光电子工业股份有限公司 【申请人类型】企业 【申请人地址】中国台湾台北县土城市 【申请人地区】中国 【申请人城市】台湾省 【申请号】CN200810189685.3 【申请日】2008-12-26 【申请年份】2008 【公开公告号】CN101764117A 【公开公告日】2010-06-30 【公开公告年份】2010 【授权公告号】CN101764117B 【授权公告日】2012-07-04 【授权公告年份】2012.0 【IPC分类号】H01L23/488; H01L25/00; H01L25/075 【发明人】赵自皓 【主权项内容】一种封装载板的线路结构，适于承载多个打线接合型态的发光二极管芯片，其特征在于该线路结构包括：多个芯片垫，排列成MxN阵列，用以放置该些发光二极管芯片；多个第一打线接合垫、多个第二打线接合垫、多个第三打线接合垫与多个第四打线接合垫，其中该些第一打线接合垫其中之一、该些第二打线接合垫其中之一、该些第三打线接合垫其中之一与该些第四打线接合垫其中之一依序排列于每一该些芯片垫的周边区域，而第S列中的各该些第一至第四打线接合垫的方位相对于第S-1及S+1列中的各该些第一至第四打线接合垫的方位相差一个象限，其中M、N为大于1的正整数，而S为2～N的正整数；第一电极，具有多个第一分支线路，分别与第1～N列的M个第一打线接合垫相连接；第二电极，具有多个第二分支线路，分别与第1～N列的M个第二打线接合垫相连接；第三电极，具有多个第三分支线路，分别与第1～N列的M个第三打线接合垫相连接；以及第四电极，具有多个第四分支线路，分别与第1～N列的M个第四打线接合垫相连接。 【当前权利人】亿光电子工业股份有限公司 【当前专利权人地址】中国台湾台北县土城市 【被引证次数】2 【被他引次数】2.0 【家族引证次数】2.0 【家族被引证次数】2
