【摘要】 本发明提供一种线路浮接的检查方法，可在早期设计阶段进行检查、检 查速度快且不会检查错误。该线路浮接的检查方法包含以下步骤：提供网络 联机表，该网络联机表用来描述应用电路的电路结构，其中，该应用电路包 含了多个晶体管；将该应用电路的电源端口及信号输入端口中的每一个耦接 至一电压源；通过每一电压源产生测试电压至该应用电路中，使得该等测试 电压传播至该些晶体管，其中，该等测试电压大于参考电压；及检查该些晶 体管中，晶体管的连接点的电压是否大于该参考电压，以决定该连接点是否 浮接。 【专利类型】发明申请 【申请人】瑞昱半导体股份有限公司 【申请人类型】企业 【申请人地址】中国台湾新竹科学园区 【申请人地区】中国 【申请人城市】台湾省 【申请号】CN200810137730.0 【申请日】2008-07-18 【申请年份】2008 【公开公告号】CN101629987A 【公开公告日】2010-01-20 【公开公告年份】2010 【授权公告号】CN101629987B 【授权公告日】2011-11-09 【授权公告年份】2011.0 【发明人】罗幼岚 【主权项内容】1.一种线路浮接的检查方法，包含： 提供网络联机表，该网络联机表用来描述应用电路的电路结构；其中， 该应用电路包含多个晶体管； 将该应用电路的电源端口及信号输入端口中的每一个耦接至一电压源； 通过每一电压源产生测试电压至该应用电路中，使得该等测试电压传播 至该些晶体管；其中，该等测试电压大于参考电压；以及 检查该些晶体管中，晶体管的连接点的电压是否大于该参考电压，以决 定该连接点是否浮接。 【当前权利人】瑞昱半导体股份有限公司 【当前专利权人地址】中国台湾新竹科学园区 【被引证次数】1 【被自引次数】1.0 【家族被引证次数】1
