【摘要】 本发明公开了一种用于存储器单元与其阵列免于遂穿泄漏的操作方 法。一种集成电路包含存储器单元结构，其包含第一单元以及第二单元。 第一单元在衬底上包含第一储存结构以及第一栅极。第一栅极在第一储存 结构上。第二单元在衬底上包含第二储存结构以及第二栅极。第二栅极在 第二储存结构上。第一栅极与第二栅极分离。第一掺杂区域邻近第一单元 且耦接至第一源极。第二掺杂区域经组态处于衬底内且邻近第二单元。第 二掺杂区域耦接至第二源极。至少一第三掺杂区域处于所述第一单元与所 述第二单元之间，其中所述第三掺杂区域为浮动的。 【专利类型】发明申请 【申请人】旺宏电子股份有限公司 【申请人类型】企业 【申请人地址】台湾省新竹科学工业园区力行路16号 【申请人地区】中国 【申请人城市】台湾省 【申请号】CN200810170463.7 【申请日】2008-11-06 【申请年份】2008 【公开公告号】CN101640202A 【公开公告日】2010-02-03 【公开公告年份】2010 【发明人】欧天凡; 蔡文哲; 黄竣祥 【主权项内容】1、一种集成电路，其特征在于，包括： 存储器单元结构，包含： 第一单元，其在衬底上包含第一储存结构以及第一栅极，所述第一栅 极在所述第一储存结构上； 第二单元，其在所述衬底上包含第二储存结构以及第二栅极，所述第 二栅极在所述第二储存结构上，所述第一栅极与所述第二栅极分离； 邻近所述第一单元的第一掺杂区域，所述第一掺杂区域耦接至第一源 极； 邻近所述第二单元的第二掺杂区域，所述第二掺杂区域耦接至第二源 极；以及 至少一第三掺杂区域，其处于所述第一单元与所述第二单元之间，所 述第三掺杂区域为浮动的。 【当前权利人】旺宏电子股份有限公司 【当前专利权人地址】台湾省新竹科学工业园区力行路16号 【被引证次数】TRUE 【家族被引证次数】TRUE
