【摘要】 本发明涉及半导体器件技术领域，公开了一种调制掺杂增强型高电子迁移率晶体管结构，该增强型高电子迁移率晶体管结构由下至上依次包括：衬底、GaAs/AlAs超晶格层、GaAs量子阱层、Al0.3Ga0.7As层、AlxGa1-xAs层(x线性从0.3减至0.1)、Al0.1Ga0.9As层、GaAs层、源漏电极以及栅电极。本发明还公开了一种增强型高电子迁移率晶体管的制作方法。利用本发明，降低了HEMT器件的功耗，简化了制作工艺，降低了制作成本。 【专利类型】发明申请 【申请人】中国科学院半导体研究所 【申请人类型】科研单位 【申请人地址】100083 北京市海淀区清华东路甲35号 【申请人地区】中国 【申请人城市】北京市 【申请人区县】海淀区 【申请号】CN200810240933.2 【申请日】2008-12-24 【申请年份】2008 【公开公告号】CN101764152A 【公开公告日】2010-06-30 【公开公告年份】2010 【授权公告号】CN101764152B 【授权公告日】2011-06-01 【授权公告年份】2011.0 【IPC分类号】H01L29/778; H01L29/06; H01L21/335; H01L29/66; H01L21/02; H01L29/02 【发明人】谈笑天; 郑厚植 【主权项内容】一种增强型高电子迁移率晶体管结构，其特征在于，该结构包括：衬底；在衬底上外延生长的20个周期的GaAs/AlAs超晶格层，GaAs的厚度为10nm，AlAs的厚度为10nm；在GaAs/AlAs超晶格层上外延生长的厚度为60nm的GaAs量子阱层；在GaAs量子阱层上外延生长的厚度为10nm的Al0.3Ga0.7As层；在Al0.3Ga0.7As层上外延生长的厚度为5nm的AlxGa1-xAs层，x线性从0.3减至0.1；在AlxGa1-xAs层上外延生长的厚度为70nm的Al0.1Ga0.9As层，在Al0.1Ga0.9As层中面掺杂Si原子，面密度为2.0e11cm-2；在面掺杂Si原子的Al0.1Ga0.9As层上外延生长的厚度为20nm的Al0.1Ga0.9As层；在Al0.1Ga0.9As层上外延生长的厚度为20nm的GaAs层；在GaAs层上通过光刻、淀积金属和退火处理制得的源漏电极；以及在制作源漏电极后的GaAs层上制作的栅电极。 【当前权利人】中国科学院半导体研究所 【当前专利权人地址】北京市海淀区清华东路甲35号 【统一社会信用代码】12100000400012385U 【被引证次数】3 【被他引次数】3.0 【家族引证次数】4.0 【家族被引证次数】3
