【摘要】 本发明提供一种输出级电路，是藉由传统双井工艺的MOS晶体管来实 施，不但达到支援电源减半(HalfAVDD)架构的目的，进而达到省电节能效果 及节省了三重井工艺成本。 【专利类型】发明申请 【申请人】旭曜科技股份有限公司 【申请人类型】企业 【申请人地址】台湾省新竹科学工业园区 【申请人地区】中国 【申请人城市】台湾省 【申请号】CN200810213017.X 【申请日】2008-08-20 【申请年份】2008 【公开公告号】CN101656534A 【公开公告日】2010-02-24 【公开公告年份】2010 【授权公告号】CN101656534B 【授权公告日】2011-05-18 【授权公告年份】2011.0 【发明人】林崑宗; 张贵凯 【主权项内容】1.一种输出级电路，其特征在于，所述输出级电路包括： 一第一PMOS晶体管，其基体耦接至一第一工作电压，其源极耦接至一 第一中间电压，其栅极耦接至一第一控制信号； 一第二PMOS晶体管，其源极与基体耦接至所述第一工作电压，其栅极 耦接至一第二控制信号； 一第一NMOS晶体管，其源极耦接至一第二中间电压，其基体耦接至一 第二工作电压，其栅极耦接至一第三控制信号，其中，所述第二工作电压是 低于所述第一工作电压，以及，所述第一中间电压与所述第二中间电压皆高 于所述第二工作电压且低于所述第一工作电压；以及 一第二NMOS晶体管，其源极与基体耦接至所述第二工作电压，其栅极 耦接至一第四控制信号； 其中，所述这些晶体管是以双重井工艺制作，且所述这些晶体管的漏极 相耦接以形成一输出端，以及，在任一时间点，所述这些控制信号的至少其 中之一被使能，以导通所述这些晶体管的至少其中之一。 【当前权利人】旭曜科技股份有限公司 【当前专利权人地址】中国台湾新竹科学工业园区 【被引证次数】TRUE 【家族被引证次数】TRUE
