【摘要】 本发明公开了一种集成电路设计的验证方法及装置，包括：确定出集成电路核心实体模块中在引脚控制模块处不耦合的各子模块；将所述各子模块分成至少两个子模块组；根据所述子模块组，对IC设计的代码文件中包含的集成电路核心实体代码文件、引脚控制代码文件、引脚代码文件和顶层代码文件进行分割；将与同一个子模块组对应的分割后的集成电路核心实体代码文件、分割后的引脚控制代码文件、分割后的引脚代码文件和分割后的顶层代码文件存入同一片现场可编程门阵列FPGA中对IC设计进行验证。上述方法实现了将大于单片FPGA容量的大规模集成电路设计的代码文件分割到多片FPGA中进行联合验证。实现简单、成本低。 （，） 【专利类型】发明授权 【申请人】北京中星微电子有限公司 【申请人类型】企业 【申请人地址】100083 北京市海淀区学院路35号世宁大厦15层 【申请人地区】中国 【申请人城市】北京市 【申请人区县】海淀区 【申请号】CN200810115592.6 【申请日】2008-06-25 【申请年份】2008 【公开公告号】CN101290640B 【公开公告日】2010-06-23 【公开公告年份】2010 【授权公告号】CN101290640B 【授权公告日】2010-06-23 【授权公告年份】2010.0 【IPC分类号】G06F17/50 【发明人】杨作兴; 刘子熹 【主权项内容】一种集成电路设计验证方法，所述集成电路IC设计的代码文件包括：顶层代码文件、引脚代码文件、引脚控制代码文件和集成电路核心实体代码文件，所述IC设计的代码文件所描述的IC设计中包括：引脚模块、引脚控制模块以及集成电路核心实体模块，其特征在于，该方法包括：对所述IC设计的代码文件进行解析，根据解析出的所述IC设计的代码文件所描述的IC设计中各模块以及各模块所包含的各子模块之间的物理连接关系，确定出所述集成电路核心实体模块中在所述引脚控制模块处不耦合的各子模块；将所述各子模块分成至少两个子模块组；根据所述子模块组，对所述集成电路核心实体代码文件、所述引脚控制代码文件、所述引脚代码文件和所述顶层代码文件进行分割，生成与各子模块组对应的分割后的集成电路核心实体代码文件、引脚控制代码文件、引脚代码文件和顶层代码文件；将与同一个所述子模块组对应的分割后的集成电路核心实体代码文件、分割后的引脚控制代码文件、分割后的引脚代码文件和分割后的顶层代码文件存入同一片现场可编程门阵列FPGA中对IC设计进行验证。 【当前权利人】北京中星微电子有限公司 【当前专利权人地址】北京市海淀区学院路35号世宁大厦15层 【专利权人类型】有限责任公司(外国法人独资) 【统一社会信用代码】911101087002349407 【引证次数】4.0 【他引次数】4.0 【家族引证次数】4.0 【家族被引证次数】5
