【摘要】 本发明涉及射频功率器件领域，公开了一种具有紧密体接触的射频SOI LDMOS器件，包括底层硅、隐埋氧化层、顶层硅、P-区、N-区、栅氧化层、多晶硅栅层、栅多晶硅化物层、栅电极、氮化硅侧墙、N-漂移区、漏区、漏区硅化物层、漏电极、源区、体接触区、体区及源区硅化物层、源电极。本发明将射频LDMOS器件制作于SOI衬底之上，利用与P-区同型的重掺杂区域形成与源区短接的紧密体接触；源/体、漏/体以及栅与各自电极间利用硅化物互联；采用多根栅条叉指形式并联以增大器件驱动能力；设计与CMOS工艺兼容的调正、背栅注入、N-区注入以及N-漂移区注入方法；设计与CMOS工艺兼容的N-漂移区硅化物掩蔽方法。 【专利类型】发明授权 【申请人】中国科学院微电子研究所 【申请人类型】科研单位 【申请人地址】100029 北京市朝阳区北土城西路3号 【申请人地区】中国 【申请人城市】北京市 【申请人区县】朝阳区 【申请号】CN200810057921.6 【申请日】2008-02-21 【申请年份】2008 【公开公告号】CN101515586B 【公开公告日】2010-11-03 【公开公告年份】2010 【授权公告号】CN101515586B 【授权公告日】2010-11-03 【授权公告年份】2010.0 【IPC分类号】H01L27/12; H01L23/522; H01L29/786; H01L21/84; H01L21/336; H01L21/28; H01L21/265 【发明人】刘梦新; 毕津顺; 范雪梅; 赵超荣; 韩郑生; 刘刚 【主权项内容】一种基于绝缘体上硅的射频LDMOS器件，其特征在于，该射频LDMOS器件由从上至下依次为顶层硅(3)、埋氧层(2)和底层硅(1)的绝缘体上硅SOI作为基本架构，该射频LDMOS器件包括：设置于埋氧层(2)上表面的P-区(20)，在紧邻P-区(20)两侧分别设置的第一N-区(23)和第二N-区(24)；设置于顶层硅(3)上表面的第一栅氧化层(7)和第二栅氧化层(8)；设置于第一栅氧化层(7)上表面的第一多晶硅栅层(9)，设置于第一多晶硅栅层(9)上表面的第一栅多晶硅化物层(11)，以及设置于第一栅多晶硅化物层(11)上表面的第一栅电极(17)；设置于第一多晶硅栅层(9)一侧的第二氮化硅侧墙(14)，以及设置于第一多晶硅栅层(9)另一侧的第一氮化硅侧墙(13)；设置于第二栅氧化层(8)上表面的第二多晶硅栅层(10)，设置于第二多晶硅栅层(10)上表面的第二栅多晶硅化物层(12)，以及设置于第二栅多晶硅化物层(12)上表面的第二栅电极(18)；设置于第二多晶硅栅层(10)一侧的第三氮化硅侧墙(15)，以及设置于第二多晶硅栅层(10)另一侧的第四氮化硅侧墙(16)；设置于第一栅氧化层(7)一侧的第一N-漂移区(25)，在紧邻第一N-漂移区(25)的旁侧设置的第一漏区(27)，设置于第一漏区(27)上表面的第一漏区硅化物层(29)，设置于第一漏区硅化物层(29)上表面的第一漏电极(30)；设置于第二栅氧化层(8)一侧的第二N-漂移区(26)，在紧邻第二N-漂移区(26)的旁侧设置的第二漏区(28)，设置于第二漏区(28)上表面的第二漏区硅化物层(31)，设置于第二漏区硅化物层(31)上表面的第二漏电极(32)；设置于第一栅氧化层(7)另一侧的第一源区(35)，设置于第二栅氧化层(8)另一侧的第二源区(19)，在紧邻第一源区(35)和第二源区(19)的前方和后方设置的与P-区(20)同型的重掺杂体接触区(4)，在体接触区(4)和第一源区(35)以及第二源区(19)上表面设置的体区及源区硅化物层(21)，设置于体区及源区硅化物层(21)上表面的源电极(22)。 【当前权利人】中芯国际集成电路制造(上海)有限公司; 中国科学院微电子研究所 【当前专利权人地址】上海市浦东新区张江路18号; 北京市朝阳区北土城西路3号中国科学院微电子研究所 【统一社会信用代码】12100000400834434U 【引证次数】6.0 【他引次数】6.0 【家族引证次数】6.0 【家族被引证次数】25
