【摘要】 本发明提出了一种能提高IO速度的电路结构，即开漏结构外加“0-1”电平转换时一个时钟周期的加速转换脉冲，并带上拉电阻与三态传输门的结构，包括三态双向开漏IO PAD、生成三态门使能信号(ENO)的一组逻辑门电路。这种电路结构能够使IO输出数据发生“0-1”电平转换时，输出一个周期的强驱动高电平，也即缩短了电平的上升时间，有效地提高了7816串口的通信速度。 【专利类型】发明申请 【申请人】北京中电华大电子设计有限责任公司 【申请人类型】企业 【申请人地址】100102 北京市朝阳区利泽中二路2号望京科技创业园A座五层 【申请人地区】中国 【申请人城市】北京市 【申请人区县】朝阳区 【申请号】CN200810227989.4 【申请日】2008-12-04 【申请年份】2008 【公开公告号】CN101751595A 【公开公告日】2010-06-23 【公开公告年份】2010 【授权公告号】CN101751595B 【授权公告日】2011-12-07 【授权公告年份】2011.0 【IPC分类号】G06K19/07 【发明人】周鹏; 赵贵勇; 卢锋; 耿介; 郑晓光 【主权项内容】1.一种提高IO速度的电路，其特征在于：开漏结构外加“0-1”电平转换时一个时钟周期的加速转换脉冲，并带上拉电阻与三态传输门的电路结构；此电路结构包括三态双向开漏IO PAD、生成三态门使能信号ENO的一组逻辑门电路。 微信 【当前权利人】北京中电华大电子设计有限责任公司 【当前专利权人地址】北京市朝阳区利泽中二路2号望京科技创业园A座五层 【专利权人类型】有限责任公司(外国法人独资) 【统一社会信用代码】911101057393507466 【被引证次数】8 【被他引次数】8.0 【家族引证次数】3.0 【家族被引证次数】8
