【摘要】 本发明公开了一种以太网错误帧提取接口装置，其接收状态机接收PHY模块的以太网帧，并解析获得以太网帧数据，产生状态描述符；底层数据FIFO缓存存储接收状态机的所有以太网帧数据，底层状态FIFO缓存存储接收状态机的、和以太网帧一一对应的状态描述符；错误帧抛弃逻辑模块根据接收控制位和状态描述符中的错误帧标识判断该以太网帧是否接收，如果接受控制位允许，则接收，否则，直接抛弃；高层数据FIFO缓存和高层状态FIFO缓存存储错误帧抛弃逻辑模块判断后以太网帧数据和状态描述符。这样可以轻易通过与预先设定的接收控制位控制错误帧的主动接收，将以太网错误帧提取出来，同时兼顾标准以太网帧的存取。 【专利类型】发明授权 【申请人】电子科技大学 【申请人类型】学校 【申请人地址】611731 四川省成都市高新西区西源大道2006号 【申请人地区】中国 【申请人城市】成都市 【申请人区县】郫都区 【申请号】CN200810044341.3 【申请日】2008-05-05 【申请年份】2008 【公开公告号】CN101286873B 【公开公告日】2010-09-01 【公开公告年份】2010 【授权公告号】CN101286873B 【授权公告日】2010-09-01 【授权公告年份】2010.0 【IPC分类号】H04L12/24; H04L1/00 【发明人】田书林; 肖寅东; 刘科; 文大悦 【主权项内容】一种以太网错误帧提取接口装置，包括接收状态机，其特征在于，还包括底层数据FIFO缓存、底层状态FIFO缓存、错误帧抛弃逻辑模块、高层数据FIFO缓存以及高层状态FIFO缓存；接收状态机，用于接收PHY模块的以太网帧，并解析获得以太网帧数据，产生状态描述符；底层数据FIFO缓存，用于存储接收状态机的所有以太网帧数据；底层状态FIFO缓存，用于存储接收状态机的、和以太网帧一一对应的状态描述符，状态描述符记录该以太网帧的信息；错误帧抛弃逻辑模块，用于根据预先设定的接收控制位和底层状态FIFO缓存读出的状态描述符中的错误帧标识，判断该以太网帧是否进一步接收，如果错误帧标识为接收控制位允许的，则进一步接收该以太网帧，否则，不接收，直接抛弃；高层数据FIFO缓存和高层状态FIFO缓存，用于分别存储错误帧抛弃逻辑模块判断后进一步接收的以太网帧数据和状态描述符。 【当前权利人】电子科技大学 【当前专利权人地址】四川省成都市高新西区西源大道2006号 【专利权人类型】公立 【统一社会信用代码】121000004507193117 【引证次数】2.0 【他引次数】2.0 【家族引证次数】2.0 【家族被引证次数】4
