【摘要】 一种电路结构，包括：一基底以及一薄膜于所述基底上，且包括多个部分 其分配如多个横列。所述多个部分的所述多个横列的每一个包括：多个凸面部 分；以及多个凹面部分。在所述多个横列的每一个中，所述多个凸面部分与所 述多个凹面部分分配于一间隔的图案中。本发明的优点包括减少在GaN膜与 下方基底之间的晶格位差与减少由GaN膜产生的应力。 【专利类型】发明申请 【申请人】台湾积体电路制造股份有限公司 【申请人类型】企业 【申请人地址】中国台湾新竹市 【申请人地区】中国 【申请人城市】台湾省 【申请号】CN200810176670.3 【申请日】2008-11-14 【申请年份】2008 【公开公告号】CN101621099A 【公开公告日】2010-01-06 【公开公告年份】2010 【授权公告号】CN101621099B 【授权公告日】2013-01-16 【授权公告年份】2013.0 【IPC分类号】H01L33/00 【发明人】余振华; 陈鼎元 【主权项内容】1.一种电路结构，包括： 一基底；以及 一薄膜于所述基底上，且包括多个部分其分配如多个横列，其中所述多 个部分的所述多个横列的每一个包括： 多个凸面部分；以及 多个凹面部分，其中在所述多个横列的每一个中，所述多个凸面部分与 所述多个凹面部分分配于一间隔的图案中。。 【当前权利人】台湾积体电路制造股份有限公司 【当前专利权人地址】中国台湾新竹市 【被引证次数】9 【被自引次数】2.0 【被他引次数】7.0 【家族引证次数】11.0 【家族被引证次数】31
