【摘要】 一种时间数字转换电路，包含：第一延迟电路，具有第一延迟级，用以延迟第一输入信号以产生第一输出信号；第二延迟电路，具有第二延迟级，用以延迟第二输入信号以产生第二输出信号；第一计数器，用以计数第一输出信号以产生第一计数值；第二计数器，用以计数第二输出信号以产生第二计数值；以及比较器，用以比较第一计数值与第二计数值以产生比较结果信号；其中第一延迟级比第二延迟级具有较大的延迟量，且第一计数器较第二计数器较早开始计数，而当第二计数值落于包含第一计数值的预定范围内时，比较器输出比较结果信号。 【专利类型】发明授权 【申请人】瑞昱半导体股份有限公司 【申请人类型】企业 【申请人地址】中国台湾新竹科学园区 【申请人地区】中国 【申请人城市】台湾省 【申请号】CN200810080784.8 【申请日】2008-02-18 【申请年份】2008 【公开公告号】CN101515155B 【公开公告日】2010-10-13 【公开公告年份】2010 【授权公告号】CN101515155B 【授权公告日】2010-10-13 【授权公告年份】2010.0 【IPC分类号】G04F10/00; G04F10/04 【发明人】陈逸琳 【主权项内容】一种时间数字转换电路，包含：第一延迟电路，具有至少一第一延迟级，用以延迟第一输入信号以产生第一输出信号；第二延迟电路，具有至少一第二延迟级，用以延迟第二输入信号以产生第二输出信号；第一计数器，耦接该第一延迟电路，用以计数该第一输出信号以产生第一计数值；第二计数器，耦接该第二延迟电路，用以计数该第二输出信号以产生第二计数值；以及比较器，耦接该第一计数器与该第二计数器，用以比较该第一计数值与该第二计数值以产生比较结果信号；其中该第一延迟级比该第二延迟级具有较大的延迟量，且该第一计数器较该第二计数器较早开始计数，而当该第二计数值落于包含该第一计数值的预定范围内时，该比较器输出该比较结果信号。 【当前权利人】瑞昱半导体股份有限公司 【当前专利权人地址】中国台湾新竹科学园区 【引证次数】8.0 【他引次数】8.0 【家族引证次数】8.0 【家族被引证次数】11
