【摘要】 本发明提供一种集成电路测试座及其测试接口。该集成电路(IC)测试座包括一测试座本体，具有一顶面、一底面以及贯穿该顶面与底面的一开口。该测试接口设置在该测试座本体的开口内，包括第一、第二非导电性挠性板片以及若干个导电球体。该第一、第二非导电性挠性板片分别具有一顶面与一底面，并设有与受测IC封装件底部的若干个接点相对应的若干个第一、第二贯孔。这些第一、第二贯孔的数目相同，并通过第一、第二非导电性挠性板片的结合而垂直对位，可将这些导电球体收容固定在垂直对位的这些第一、第二贯孔之间，并且每一导电球体的一端突伸出该测试座本体的顶面，用以与受测IC封装件底部的对应接点电性接触，而另一端则突伸出该测试座本体的底面，用以与测试板上的对应接点电性接触。 【专利类型】发明授权 【申请人】日月光半导体制造股份有限公司 【申请人类型】企业 【申请人地址】中国台湾高雄楠梓加工出口区经三路26号 【申请人地区】中国 【申请人城市】台湾省 【申请号】CN200810082210.4 【申请日】2008-02-20 【申请年份】2008 【公开公告号】CN101241143B 【公开公告日】2010-09-08 【公开公告年份】2010 【授权公告号】CN101241143B 【授权公告日】2010-09-08 【授权公告年份】2010.0 【IPC分类号】G01R1/02; G01R1/06; G01R1/073; G01R31/28 【发明人】蔡曜鸿; 庄庆文; 张修明 【主权项内容】一种集成电路测试接口，设置在一受测IC封装件与一测试板之间，用以对所述IC封装件进行电性测试，其特征在于所述集成电路测试接口包括：一第一非导电性挠性板片，具有一顶面与一底面，并设有与受测IC封装件底部的若干个接点相对应的若干个第一贯孔；一第二非导电性挠性板片，具有一顶面与一底面，并设有与受测IC封装件底部的若干个接点相对应的若干个第二贯孔，所述第二贯孔与所述第一非导电性挠性板片的所述第一贯孔的数目相同，并且所述第二非导电性挠性板片的顶面与所述第一非导电性挠性板片的底面相结合，使所述第二贯孔与对应的所述第一贯孔垂直对位；以及若干个导电球体，收容在垂直对位的第一、第二非导电性挠性板片的所述第一、第二贯孔之间，每一导电球体的一端突伸出所述第一非导电性挠性板片的顶面，用以与受测IC封装件底部的对应接点电性接触，而另一端则突伸出所述第二非导电性挠性板片的底面，用以与测试板上的对应接点电性接触。 【当前权利人】日月光半导体制造股份有限公司 【当前专利权人地址】中国台湾高雄楠梓加工出口区经三路26号 【引证次数】6.0 【他引次数】6.0 【家族引证次数】6.0
