【摘要】 本发明提供金属栅/高k电介质半导体器件，包括在半导体衬底上形成的NMOS栅结构和PMOS栅结构。NMOS栅结构包括经过掺杂杂质，例如La处理的高k栅电介质，并且PMOS栅结构的高k栅电介质材料不具有所述掺杂杂质并且好包括覆盖在所述高k栅电介质上的逸出功控制层。还提供一种同时形成NMOS和PMOS栅结构的工艺，包括在NMOS栅结构和PMOS栅结构中形成高k栅电介质材料和逸出功控制层，然后从NMOS区域中选择性地去除逸出功控制层并且通过等离子体处理选择性地将掺杂杂质注入NMOS区域中的高k栅电介质同时在所述PMOS区域中的高k栅电介质基本上不具有所述掺杂杂质。 【专利类型】发明授权 【申请人】台湾积体电路制造股份有限公司 【申请人类型】企业 【申请人地址】中国台湾新竹 【申请人地区】中国 【申请人城市】台湾省 【申请号】CN200810171583.9 【申请日】2008-10-29 【申请年份】2008 【公开公告号】CN101425479B 【公开公告日】2010-12-01 【公开公告年份】2010 【授权公告号】CN101425479B 【授权公告日】2010-12-01 【授权公告年份】2010.0 【IPC分类号】H01L21/8238; H01L27/092 【发明人】曾伟雄; 林纲正; 杨知一; 黄国泰; 陈嘉仁 【主权项内容】一种形成半导体器件的方法，包括：提供一种具有PMOS区域和NMOS区域的半导体衬底；在所述半导体衬底上的PMOS和NMOS区域上形成高k栅电介质；以及在所述PMOS区域中形成栅结构以及在所述NMOS区域中形成栅结构，其步骤包括：在所述PMOS区域中形成PMOS栅结构，该PMOS栅结构至少包括所述高k栅电介质，在所述高k栅电介质上的逸出功控制层以及在该逸出功控制层上的第一金属层，以及在所述NMOS区域中形成NMOS栅结构，该NMOS栅结构不包括所述逸出功控制层和所述第一金属层，并且所述NMOS栅结构包括具有至少一种掺杂杂质的所述高k栅电介质以及在所述高k栅电介质上的第二金属层，在所述PMOS区域中的所述高k栅电介质不具有所述至少一种掺杂杂质。 【当前权利人】台湾积体电路制造股份有限公司 【当前专利权人地址】中国台湾新竹 【引证次数】3.0 【他引次数】3.0 【家族引证次数】11.0 【家族被引证次数】45
