【摘要】 数据由整理 本发明公开了一种数据处理电路及方法。从一存储单元阵列读取并储 存多个编程错误位的地址。依据目标页数据得到一第一特征群多项式及一 第二特征群多项式，并分别储存目标页数据为一第一字码及一第二字码。 依据第一特征群多项式及第二特征群多项式得到一错误位置多项式，并依 据错误位置多项式、第一字码及第二字码得到一第一错误计数及一第二错 误计数。依据错误位置多项式得到一组参考码。依据该多个编程错误位的 地址、第一错误计数及第二错误计数，输出一读取页数据。依据此组参考 码校正读取页数据以得到一校正后的读取页数据。 【专利类型】发明申请 【申请人】旺宏电子股份有限公司 【申请人类型】企业 【申请人地址】台湾省新竹科学工业园区力行路16号 【申请人地区】中国 【申请人城市】台湾省 【申请号】CN200810176374.3 【申请日】2008-11-25 【申请年份】2008 【公开公告号】CN101630535A 【公开公告日】2010-01-20 【公开公告年份】2010 【授权公告号】CN101630535B 【授权公告日】2012-09-26 【授权公告年份】2012.0 【发明人】黄世昌 【主权项内容】1、一种数据处理电路，其特征在于，包括： 一分页缓冲器，用以储存一目标页数据； 一第一特征群计算器及一第二特征群计算器，用以依据该目标页数据 分别得到一第一特征群多项式及一第二特征群多项式，并分别储存该目标 页数据为一第一字码及一第二字码； 一键方程式装置，用以依据该第一特征群多项式及该第二特征群多项 式得到一错误位置多项式，并依据该错误位置多项式、该第一字码及该第 二字码得到一第一错误计数及一第二错误计数； 一Chien搜寻装置，用以依据该错误位置多项式得到一组参考码； 一地址计数器，用以储存多个编程错误位的地址； 一闩锁器，耦接至该地址计数器，并用以暂存该多个编程错误位的地 址； 一切换装置，耦接至该键方程式装置、该闩锁器及该分页缓冲器，用 以依据该多个编程错误位的地址、该第一错误计数及该第二错误计数，输 出一读取页数据；以及 一校正单元，用以依据该组参考码校正该读取页数据以得到一校正后 的读取页数据。 【当前权利人】旺宏电子股份有限公司 【当前专利权人地址】中国台湾新竹科学工业园区力行路16号 【被引证次数】1 【被自引次数】1.0 【家族被引证次数】2
