【摘要】 本发明涉及采用开关运放的逐次逼近模数转换器，属于模拟电路领域。该装置由数模转换器DAC，比较器，缓冲器以及逻辑控制部分组成，其中，缓冲器和数模转换器分别连接比较器的两端，比较器的两个输入通过一个开关相连，其输出端连接逻辑控制单元的输入，逻辑控制输出10位数据连接数模转换器的输入，数模转换器的输入端接输入信号(VIN)，参考电平(VREF)，地电位(GND)；所述缓冲器采用开关运放，该开关运放由8个MOS管组成，其中M1，M2，M3，M4为NMOS管，M5，M6，M7，M8为PMOS管；本发明采用开关运放，通过合理的时序控制，降低了模数转换器的整体功耗。。： 【专利类型】发明授权 【申请人】清华大学 【申请人类型】学校 【申请人地址】100084 北京市海淀区清华园 【申请人地区】中国 【申请人城市】北京市 【申请人区县】海淀区 【申请号】CN200810055878.X 【申请日】2008-01-11 【申请年份】2008 【公开公告号】CN101217280B 【公开公告日】2010-09-15 【公开公告年份】2010 【授权公告号】CN101217280B 【授权公告日】2010-09-15 【授权公告年份】2010.0 【IPC分类号】H03M1/38; H03F3/217 【发明人】乔峻石; 李冬梅 【主权项内容】一种采用开关运放的逐次逼近模数转换器，该转换器包括：数模转换器，比较器，缓冲器以及逻辑控制单元；其中，缓冲器和数模转换器分别连接比较器的两端，比较器的两个输入通过一个开关相连，其输出端连接逻辑控制单元的输入，逻辑控制输出10位数据连接数模转换器的输入，数模转换器的输入端接输入信号(VIN)，参考电平(VREF)，地电位(GND)；其特征在于，所述缓冲器采用开关运放，该开关运放由8个MOS管组成，其中M1，M2，M3，M4为NMOS管，M5，M6，M7，M8为PMOS管；各MOS管的连接关系为：NMOS管M1的源极接地，栅极与外面的固定电平(IC)相连，漏极与M2的源极连接，M2的栅极连接(SWITCH)信号，漏极与M3和M4的源极连接于节点(D2)，M4的栅极连接输入信号(VIN)，M4的漏极与M5的栅极和漏极连接于节点(D1)，M3的栅极与漏极连接成为输出端(VOUT)，PMOS管M5的源极连接到电源电压(VDD)，M6的栅极连接节点(D1)，源极连接到电源电压(VDD)，漏极接到输出端(VOUT)，M7、M8的栅极连接控制信号(SWITCH)，M7、M8漏极连接电源电压(VDD)，M7的源极接到节点(D1)上，M8的源极连接到节点(D2)上；所述各NMOS的衬底接地，各PMOS的衬底接到电源电压(VDD)上。 【当前权利人】清华大学 【当前专利权人地址】北京市海淀区清华园 【专利权人类型】公立 【统一社会信用代码】12100000400000624D 【引证次数】5.0 【他引次数】5.0 【家族引证次数】5.0 【家族被引证次数】9
