【摘要】 本发明属于图像处理领域，提供了一种采用现场可编程门阵列(FPGA)实现高光谱图像混合像元实时分解的芯片，该芯片采用超高速集成电路硬件描述语言(VHDL)完成，它是由(1)数据读入模块、(2)矩阵自相关计算模块、(3)矩阵奇异值分解模块、(4)矩阵伪逆计算模块、(5)像元投影分解端元模块五个部分组成。本发明采用SYSTEM ON CHIP的设计思想，FPGA内部产生各种控制信号，使整个芯片响应速度快；它可以完成高光谱图像数据的实时处理，可用于半导体加工，开发周期短，设计费用低，研发风险小。 【专利类型】发明申请 【申请人】北京理工大学 【申请人类型】学校 【申请人地址】100081 北京市海淀区中关村南大街5号 【申请人地区】中国 【申请人城市】北京市 【申请人区县】海淀区 【申请号】CN200810187804.1 【申请日】2008-12-23 【申请年份】2008 【公开公告号】CN101807215A 【公开公告日】2010-08-18 【公开公告年份】2010 【授权公告号】CN101807215B 【授权公告日】2011-11-30 【授权公告年份】2011.0 【IPC分类号】G06F17/50; G01S17/89; G01S7/48 【发明人】谌德荣; 于东俊; 宫久路 【主权项内容】一种设计高光谱图像混合像元实时分解芯片的方法，其特征在于基于SoC完成高光谱图像混合像元实时分解芯片的设计，该设计的具体步骤如下：(I)高光谱混合像元分解方法确定；(II)高光谱图像混合像元实时分解芯片设计参数确定；(III)高光谱图像混合像元实时分解芯片系统设计；(IV)高光谱图像混合像元实时分解芯片设计软件编写；(V)高光谱图像混合像元实时分解芯片设计仿真；(VI)高光谱图像混合像元实时分解芯片的FPGA实现。其特征还在于上述第(I)确定了基于片上系统(SoC)完成混合像元分解的最佳方法，第(II)给出了高光谱图像混合像元实时分解芯片设计的各种参数，第(III)、第(IV)、第(V)采用超高速集成电路硬件描述语言完成芯片的设计，第(VI)基于可编程门阵列完成了高光谱图像混合像元实时分解芯片的实现，芯片设计软件由五种模块组成，它们是(1)数据读入模块、(2)矩阵自相关计算模块、(3)矩阵奇异值分解模块、(4)矩阵伪逆计算模块、(5)像元投影分解端元模块，芯片采用自顶向下(Top-Down)的层次化结构设计方法。 【当前权利人】北京理工大学 【当前专利权人地址】北京市海淀区中关村南大街5号 【统一社会信用代码】12100000400009127B 【被引证次数】6 【被他引次数】6.0 【家族引证次数】2.0 【家族被引证次数】7
