【摘要】 本发明公开了一种针对多模式逻辑单元可编程门阵列的工艺映射方 法，该方法包括映射和合并两个步骤，首先对输入的与具体工艺无关的门 级电路网表进行解析，并对解析的结果进行工艺映射，然后再根据多模式 LC的约束信息对工艺映射结果进行合并处理，计算出多模式LC的模式配 置值，得到最终优化的工艺相关的电路网表。利用本发明，解决了多模式 逻辑单元结构FPGA的工艺映射问题，充分利用了基于两个LUT3的LC 结构的优势。 微信 【专利类型】发明申请 【申请人】中国科学院半导体研究所 【申请人类型】科研单位 【申请人地址】100083北京市海淀区清华东路甲35号 【申请人地区】中国 【申请人城市】北京市 【申请人区县】海淀区 【申请号】CN200810118735.9 【申请日】2008-08-20 【申请年份】2008 【公开公告号】CN101656535A 【公开公告日】2010-02-24 【公开公告年份】2010 【发明人】张琨; 周华兵; 陈陵都; 刘忠立 【主权项内容】微信 1、一种针对多模式逻辑单元可编程门阵列的工艺映射方法，其特征 在于，该方法包括映射和合并两个步骤，首先对输入的与具体工艺无关的 门级电路网表进行解析，并对解析的结果进行工艺映射，然后再根据多模 式LC的约束信息对工艺映射结果进行合并处理，计算出多模式LC的模 式配置值，得到最终优化的工艺相关的电路网表。 【当前权利人】中国科学院半导体研究所 【当前专利权人地址】北京市海淀区清华东路甲35号 【统一社会信用代码】12100000400012385U 【被引证次数】TRUE 【家族被引证次数】TRUE
