【摘要】 硅材料高频低功耗功率结型场效应晶体管(JFET)制造方法，能够在沟槽栅功率JFET结构中栅极区的下方形成隐埋的局域绝缘层。其技术方案是：将SOI工艺中的SIMOX或SIMNI技术思路以局域化的方式用于纵向导电的功率器件，在制造功率JFET的常规工艺流程中，通过安排绝缘阻挡层生长、栅极区掺杂窗口刻蚀、离子注入和高温退火等四个工艺步骤，来实现隐埋局域绝缘层。本发明与常规工艺流程有很好的工艺兼容性，工艺简单，可控性强，有利于实现低成本和高成品率，制造出性能更优的高频低功耗功率JFET。 【专利类型】发明授权 【申请人】北京工业大学 【申请人类型】学校 【申请人地址】100022 北京市朝阳区平乐园100号 【申请人地区】中国 【申请人城市】北京市 【申请人区县】朝阳区 【申请号】CN200810101466.5 【申请日】2008-03-07 【申请年份】2008 【公开公告号】CN101246825B 【公开公告日】2010-09-22 【公开公告年份】2010 【授权公告号】CN101246825B 【授权公告日】2010-09-22 【授权公告年份】2010.0 【IPC分类号】H01L21/337 【发明人】亢宝位; 吴郁; 田波; 单建安 【主权项内容】硅材料高频低功耗功率结型场效应晶体管(JFET)的制造方法，包含有漏极区(1)、源极区(9)和栅极区(3)的制造工艺流程，本发明的特征在于：能够在沟槽栅型功率JFET结构中的栅极区(3)的下方形成隐埋的局域绝缘层(6)，为制造栅极区(3)之下隐埋的局域绝缘层(6)，在沟槽栅常规工艺流程中，通过安排绝缘阻挡层生长、栅极区掺杂窗口刻蚀、离子注入和高温退火等四个工艺步骤，来实现隐埋局域绝缘层，工艺步骤安排如下：1)在邻近栅极区(3)的硅片表面、即硅片的上表面生长既能够掩蔽常规的栅极区掺杂又能够掩蔽步骤3)所述的离子注入的绝缘阻挡层，具体工序为：(i)在邻近栅极区(3)的硅片表面、即硅片的上表面生长绝缘阻挡层(5)；(ii)在工序(i)所生成的绝缘阻挡层(5)上刻蚀出与常规工艺流程设计相同的沟槽区窗口，并在该窗口的范围内用垂直性良好的干法刻蚀技术向下刻蚀硅单晶形成沟槽(7)；(iii)再在沟槽范围内生长一层厚度小于沟槽半宽度的绝缘层；2)在步骤1)所生成的绝缘阻挡层上刻蚀出与常规工艺流程设计相同的栅极区掺杂窗口(4)，具体为：用垂直性良好的干法刻蚀技术刻净槽底处由步骤1)的工序(iii)所生长的绝缘层，进而在保留相邻沟槽之间的硅片表面处绝缘阻挡层(5)的同时，在沟槽侧壁处亦留下既能够掩蔽常规的栅极区掺杂又能够掩蔽步骤3)所述离子注入的侧壁绝缘层(8)，同时，由侧壁绝缘层(8)围成栅极区掺杂窗口(4)，这些窗口既允许栅极区掺杂杂质也允许步骤3)所注入的离子由此进入硅片内部；3)在邻近栅极区的硅片的上表面进行离子注入，所注入的离子是在栅极区(3)下方形成的隐埋局域绝缘层(6)的组成成分，为氧离子和氮离子，或者是其中的一种；由于步骤1)所生成的绝缘阻挡层的存在，该离子注入仅在栅极区掺杂窗口(4)的范围内生效；4)实施高温退火工艺；高温退火工艺完成后，在栅极区(3)下方、步骤3)所述的离子注入射程附近，最终形成局域分布的绝缘层(6)，同时又使局域绝缘层上方即栅极区(3)处的离子注入损伤层恢复；除以上四步工序外，其余工序均与常规工艺流程相同。 【当前权利人】北京工业大学 【当前专利权人地址】北京市朝阳区平乐园100号 【专利权人类型】公立 【统一社会信用代码】12110000400687411U 【家族被引证次数】4
