【摘要】 本发明提供了一种基于逻辑加NVRAM组合，在智能卡仿真技术领域，提出的一种仿真FLASH/EEPROM的方法。基于FLASH/EEPROM的结构和时序，采用逻辑的方式来实现，在逻辑中采用计数器的方式，实现FLASH/EEPROM的时序，并在此基础上，实现各种逻辑信号。 【专利类型】发明申请 【申请人】北京中电华大电子设计有限责任公司 【申请人类型】企业 【申请人地址】100102 北京市朝阳区利泽中二路2号望京科技创业园A座五层 【申请人地区】中国 【申请人城市】北京市 【申请人区县】朝阳区 【申请号】CN200810239499.6 【申请日】2008-12-12 【申请年份】2008 【公开公告号】CN101751328A 【公开公告日】2010-06-23 【公开公告年份】2010 【授权公告号】CN101751328B 【授权公告日】2011-07-27 【授权公告年份】2011.0 【IPC分类号】G06F11/36 【发明人】李丹 【主权项内容】一种基于NVRAM的FLASH/EEPROM仿真方法，其特征在于采用FPGA逻辑和NVRAM结合的方式实现FLASH/EEPROM的仿真，利用NVRAM掉电后能保存数据的特点，仿真FLASH/EEPROM的数据保存功能；通过逻辑电路，仿真FLASH/EEPROM的擦除编程时序；采用FPGA内部RAM仿真FLASH/EEPROM的页缓存器；用FPGA内部逻辑实现FLASH/EEPROM的擦“1”写“0”功能；步骤如下：(1)在系统时钟和模式选择信号的作用下，通过状态机生成电路模块产生各种操作的状态标志信号，计数器电路在编程使能信号有效时对编程时钟计数，计数器到一定的值时，产生相应的状态使能信号；(2)在状态使能有效期间，地址生成器模块将计数器输出值和外部输入地址信号组合，产生NVRAM的地址信号和页缓存区的页地址信号，读写信号根据计数器计到一定的时候，结合编程时钟信号产生，同时还设计一个内部的页缓存区，用于存放页或半页编程的数据，在进行编程操作时，先读出页缓存区的数据，再写入NVRAM；(3)读写信号生成器模块根据计数器的输出信号和状态使能信号产生NVRAM的读写信号和页缓存区的读信号；(4)对于实现擦“1”写“0”的功能，在数据写入NVRAM之前，将NVRAM的数据先读出，和要写入的数据做“与”操作，再将“与”操作后的数据写入NVRAM。 【当前权利人】北京中电华大电子设计有限责任公司 【当前专利权人地址】北京市朝阳区利泽中二路2号望京科技创业园A座五层 【专利权人类型】有限责任公司(外国法人独资) 【统一社会信用代码】911101057393507466 【被引证次数】3 【被他引次数】3.0 【家族引证次数】3.0 【家族被引证次数】3
