【摘要】 本发明属于集成电路计算机辅助设计的领域。半导体器件，诸如二极管、MOS管等等，是进行晶体管级电路仿真的常用器件，几乎所有半导体的器件模型中的电流和电压都存在指数函数的关系。指数函数是一个增长速度很快的函数，在牛顿迭代的过程中经常出现函数值过大甚至溢出的情况，从而导致迭代过程很难收敛。在Verilog-A当中，可以使用limexp避免这种问题，本发明为限制指数函数增长，改善半导体器件仿真的收敛性提出了一种新的方法。 【专利类型】发明申请 【申请人】北京华大九天软件有限公司 【申请人类型】企业 【申请人地址】100102 北京市朝阳区利泽中二路2号A座2层 【申请人地区】中国 【申请人城市】北京市 【申请人区县】朝阳区 【申请号】CN200810241099.9 【申请日】2008-12-30 【申请年份】2008 【公开公告号】CN101770532A 【公开公告日】2010-07-07 【公开公告年份】2010 【IPC分类号】G06F17/50 【发明人】刘强 【主权项内容】一种提高电路仿真器收敛性的方法，其特征在于对limexp的每个参数添加不同的阻尼因子，从而改善牛顿迭代的收敛性。 【当前权利人】北京华大九天软件有限公司 【当前专利权人地址】北京市朝阳区利泽中二路2号A座2层 【被引证次数】6 【被自引次数】6.0 【家族被引证次数】6
