【摘要】 本发明公开了一种处理器与BOOT FLASH间的连接装置及实现方法，连接装置包括：总线逻辑处理单元、控制单元、成功启动寄存器；成功启动寄存器，用于存储BOOT FLASH的启动标识；控制单元，用于监测启动标识，判断BOOT FLASH是否成功启动，若成功，则向总线逻辑处理单元发送直接传递总线信号的控制信号；若失败，则向总线逻辑处理单元发送对总线中的数据总线信号进行按字节序反转处理后再进行传递的控制信号；总线逻辑处理单元，采用默认的连接方式与处理器相连，根据BOOT FLASH的字节序采用相应的连接方式与其相连。本发明实现了不同字节序CPU与BOOT FLASH间字节序连接方式的动态选择，且方法简便，成本较低。 【专利类型】发明授权 【申请人】中兴通讯股份有限公司 【申请人类型】企业 【申请人地址】518057 广东省深圳市南山区高新技术产业园科技南路中兴通讯大厦法律部 【申请人地区】中国 【申请人城市】深圳市 【申请人区县】南山区 【申请号】CN200810068466.X 【申请日】2008-07-11 【申请年份】2008 【公开公告号】CN101324868B 【公开公告日】2010-06-16 【公开公告年份】2010 【授权公告号】CN101324868B 【授权公告日】2010-06-16 【授权公告年份】2010.0 【IPC分类号】G06F13/16 【发明人】王凤彬 【主权项内容】1.一种处理器与BOOT FLASH间的连接装置，其特征在于，该装置包括：总线逻辑处理单元、控制单元、成功启动寄存器；所述成功启动寄存器，用于存储BOOT FLASH的启动标识；所述控制单元，用于监测所述启动标识，据此判断BOOT FLASH是否成功启动，若启动成功，则向总线逻辑处理单元发送直接传递总线信号的控制信号；若启动失败，则向总线逻辑处理单元发送对总线中的数据总线信号进行按字节序反转处理后再进行传递的控制信号；所述总线逻辑处理单元，采用默认的连接方式与所述处理器相连，并根据BOOT FLASH的字节序采用相应的连接方式与BOOTFLASH相连，根据所述控制信号对处理器和BOOT FLASH间的总线信号进行处理和传递，具体为：若启动成功，则所述总线逻辑处理单元继续在处理器和BOOTFLASH之间直接传递总线信号；若启动失败，则总线逻辑处理单元先将处理器的总线中的数据总线信号按照字节序反转，再进行总线信号的传递。 【当前权利人】全球创新聚合有限责任公司 【专利权人类型】上市股份有限公司 【统一社会信用代码】9144030027939873X7 【引证次数】8.0 【被引证次数】2 【他引次数】8.0 【被他引次数】2.0 【家族引证次数】8.0 【家族被引证次数】3
