【摘要】 一种高速恒流输出驱动电路，属于集成电路设计技术领域，主要解决现有电流驱动电路成本较高和响应速度不够快的问题。本发明由偏置电路、充电电路、控制与电流输出电路和保持电路组成。本发明在开关信号PWM变化时能做到快速响应，电流过冲小，波形稳定；主要基于CMOS工艺，易实现、成本低；主要采用逻辑门、比较器、运算放大器、电阻和MOS管等基本电路元件，具有设计简单，可靠性好的特点。本发明可适用于开关电源、手机充电器以及LED驱动芯片的恒流输出驱动。 【专利类型】发明授权 【申请人】电子科技大学 【申请人类型】学校 【申请人地址】610054 四川省成都市建设北路二段四号 【申请人地区】中国 【申请人城市】成都市 【申请人区县】郫都区 【申请号】CN200810147820.8 【申请日】2008-12-11 【申请年份】2008 【公开公告号】CN101436083B 【公开公告日】2010-06-09 【公开公告年份】2010 【授权公告号】CN101436083B 【授权公告日】2010-06-09 【授权公告年份】2010.0 【IPC分类号】G05F1/56 【发明人】罗萍; 沈磊; 甄少伟; 陈君; 李君阳; 邓雯君 【主权项内容】一种高速恒流输出驱动电路，由偏置电路、充电电路、控制及电流输出电路和保持电路组成；偏置电路由运算放大器op1、偏置电阻R1、参考电阻R2和NMOS管MN4组成；运算放大器op1的同相输入端接参考电流信号Iref并通过R1接地，反相输入端通过R2接地，输出端接NMOS管MN4的栅极；NMOS管MN4的漏极接电源VDD，源极通过电阻R2接地；。充电电路由运算放大器op2、PMOS管MP1、PMOS管MP2、电阻R3和传输门tg组成；运算放大器op2的反相输入端接偏置电路中NMOS管MN4的栅极，输出端接PMOS管MP1的栅极，PMOS管MP1的源接电源VDD，运算放大器op2的同相输入端以及PMOS管MP1的漏极通过电阻R3接地；PMOS管MP2的源极接电源VDD，PMOS管MP2的栅极和PMOS管MP1的栅极相连，PMOS管MP2的漏极接传输门tg的输入端；控制及电流输出电路由运算放大器op3、两路选择器mux1、两路选择器mux2、反相器1、反相器2、反相器3、比较器comp、与门、NMOS管MN2、功率开关管MN1和电阻R5组成；运算放大器op3的同相输入端与偏置电路中运算放大器op1的同相输入端相连，运算放大器op3的反相输入端接两路选择器mux2的输入端，运算放大器op3的输出端接两路选择器mux1的输入端；比较器comp的正输入端接偏置电路中运算放大器op1的输出端，其负输入端同时接两路选择器mux1的输出端2、NMOS管MN2的漏极、功率开关管MN1的栅极和充电电路中传输门tg的输出端；比较器comp的输出端同时接与门的一个输入端和反相器1的输入端，反相器1的输出端接两路选择器mux1和两路选择器mux2的控制端；PWM控制信号同时接与门的另一个输入端和反相器2的输入端，反相器2的输出端接NMOS管MN2的栅极；与门的输出端同时接反相器3的输入端和充电电路中传输门tg的同相控制端，反相器3的输出端接充电电路中传输门tg的反相控制端；NMOS管MN2的源极接地，功率开关管MN1的源极接两路选择器mux2的输出端2的同时通过电阻R5接地，功率开关管MN1的漏极接外部负载；保持电路由NMOS管MN3以及电阻R4构成；NMOS管MN3的漏极接电源VDD，栅极接控制及电流输出电路中两路选择器mux1的输出端1，源极接控制及电流输出电路中两路选择器mux2的输出端1的同时通过电阻R4接地。F2008101478208C00011.tif （，） 【当前权利人】电子科技大学 【当前专利权人地址】四川省成都市建设北路二段四号 【专利权人类型】公立 【统一社会信用代码】121000004507193117 【引证次数】5.0 【他引次数】5.0 【家族引证次数】5.0 【家族被引证次数】22
