【摘要】 一种半导体元件以及制作半导体元件的方法。其中，该方法有形成硬掩模， 此硬掩模可以使用在栅形成的过程中。硬掩模位于交替形成于基底上的多个绝 缘层与多个导电层上。硬掩模可以具有三层：下氮化层、中氧化层、以及上氮 化层。其中，中氧化层先跟其它硬掩模的部分一起形成，然后可以用稀释氢氟 酸沾浸步骤来减少其侧向宽度。之后介电层形成在具有该硬掩模的栅结构，在 回蚀刻时，该介电层会自动对准到该中氧化层的顶部。此外，当有两层导电层 个别当成栅层时，位于下方的导电层的至少一边被内移，形成底切，因而具有 较小的侧向宽度。本发明能够增大侧壁子蚀刻的误差容许范围，并改善RTV 问题。 【专利类型】发明授权 【申请人】台湾积体电路制造股份有限公司 【申请人类型】企业 【申请人地址】中国台湾新竹市 【申请人地区】中国 【申请人城市】台湾省 【申请号】CN200810091958.0 【申请日】2008-04-09 【申请年份】2008 【公开公告号】CN100590802C 【公开公告日】2010-02-17 【公开公告年份】2010 【授权公告号】CN100590802C 【授权公告日】2010-02-17 【授权公告年份】2010.0 【IPC分类号】H01L21/28; H01L21/336; H01L21/8247; H01L29/78; H01L29/423; H01L27/115 【发明人】刘世昌; 沈明辉; 罗际兴; 蔡嘉雄; 朱怡欣 【主权项内容】1.一种制作半导体元件的方法，包含有： 形成至少一个硬掩模，该硬掩模包含有上氮化层、氧化层和下氮化层， 其中该氧化层设于该上氮化层以及该下氮化层之间； 缩短该硬掩模中的该氧化层的侧向宽度，使该侧向宽度小于该硬掩模中 的该上氮化层的对应侧向宽度；以及 使用该硬掩模，在基底上形成栅结构，该栅结构包含有第一侧壁子层， 该第一侧壁子层顺应附着于该硬掩模的该氧化层的外围。 【当前权利人】台湾积体电路制造股份有限公司 【当前专利权人地址】中国台湾新竹市 【引证次数】3.0 【他引次数】3.0 【家族引证次数】9.0 【家族被引证次数】40
