【摘要】 本发明公开了一种防漏电检测控制电路，其包括：一缓存单元，其具有一频率信号输入端，以接收一频率信号；一重置信号输入端，以接收一重置信号；一信号产生端，以产生一逻辑信号；以及一逻辑栅，其与该缓存单元耦接，其具有一第一信号输入端，以接收该逻辑信号；一第二信号输入端，以接收一控制信号；及一信号输出端，其根据该逻辑信号及该控制信号输出一输出信号；其中，该控制信号控制该逻辑栅，使该输出信号为一固定状态，以检测一集成电路中因工艺瑕疵所产生的漏电现象。 -官网 【专利类型】发明申请 【申请人】盛群半导体股份有限公司 【申请人类型】企业 【申请人地址】中国台湾新竹市 【申请人地区】中国 【申请人城市】台湾省 【申请号】CN200810170241.5 【申请日】2008-10-14 【申请年份】2008 【公开公告号】CN101738561A 【公开公告日】2010-06-16 【公开公告年份】2010 【授权公告号】CN101738561B 【授权公告日】2011-10-05 【授权公告年份】2011.0 【IPC分类号】G01R31/02 【发明人】吴佳轩; 林春安 【主权项内容】 一种防漏电检测控制电路，其特征在于，包含有：一缓存单元，其具有一频率信号输入端，以接收一频率信号；一重置信号输入端，以接收一重置信号；一信号产生端，以产生一逻辑信号；以及一逻辑栅，其与该缓存单元耦接，其具有一第一信号输入端，以接收该逻辑信号；一第二信号输入端，以接收一控制信号；及一信号输出端，其根据该逻辑信号及该控制信号输出一输出信号；其中，该控制信号控制该逻辑栅，使该输出信号为一固定状态，以检测一集成电路中因工艺瑕疵所产生的漏电现象。 【当前权利人】盛群半导体股份有限公司 【当前专利权人地址】中国台湾新竹市 【家族引证次数】3.0
