【摘要】 本发明提供一种具静电放电保护能力的水平扩散金属氧化物半导体晶体管(LDMOS)元件，包括一半导体衬底，其上有一外延层。一图案化的隔离区设置于所述外延层上，定义一第一主动区及一第二主动区。一N-型双扩散区设置于所述第一主动区中，一N-型浓掺杂漏极区设置于所述N-型双扩散区中。一P-型体掺杂区于所述第二主动区中，其中所述N-型双扩散区和所述P-型体掺杂区相隔一特定距离，露出所述半导体衬底，一对相邻的一N-型和一P-型浓掺杂源极区设置于所述P-型体掺杂区中，以及一栅极结构于所述N-型浓掺杂源极区和所述N-型浓掺杂漏极区之间。一额外的浓掺杂区设置于所述半导体衬底与所述外延层的接口之间。 【专利类型】发明申请 【申请人】世界先进积体电路股份有限公司 【申请人类型】企业 【申请人地址】中国台湾新竹科学工业园区 【申请人地区】中国 【申请人城市】台湾省 【申请号】CN200810190539.2 【申请日】2008-12-30 【申请年份】2008 【公开公告号】CN101771077A 【公开公告日】2010-07-07 【公开公告年份】2010 【授权公告号】CN101771077B 【授权公告日】2015-01-07 【授权公告年份】2015.0 【IPC分类号】H01L29/78; H01L29/06; H01L23/60 【发明人】张义昭 【主权项内容】一种具静电放电保护能力的水平扩散金属氧化物半导体晶体管元件，其特征在于，所述水平扩散金属氧化物半导体晶体管包括：一半导体衬底，其上有一外延层；一图案化的隔离区设置于所述外延层上，定义一第一主动区及一第二主动区；一N-型双扩散区设置于所述第一主动区中；一N-型浓掺杂漏极区设置于所述N-型双扩散区中；一P-型体掺杂区于所述第二主动区中，其中所述N-型双扩散区和所述P-型体掺杂区相隔一特定距离，露出所述半导体衬底；一对相邻的一N-型和一P-型浓掺杂源极区设置于所述P-型体掺杂区中；以及一栅极结构于所述N-型浓掺杂源极区和所述N-型浓掺杂漏极区之间；其中一额外的浓掺杂区设置于所述半导体衬底与所述外延层的接口之间。 【当前权利人】世界先进积体电路股份有限公司 【当前专利权人地址】中国台湾新竹科学工业园区 【被引证次数】11 【被他引次数】11.0 【家族引证次数】2.0 【家族被引证次数】11
