【摘要】 本发明提供一种像素结构与其中的晶体管以及其制造方法，该方法至少包括：沉积第一导体层、绝缘层、第一半导体层、接触层并进行第一道掩模工艺，以形成晶体管区、扫描配线区、数据配线区、交错区以及像素电极区；进行第二道掩模工艺，使扫描配线区中的第一导体层至少部分暴露于外。在晶体管区、扫描配线区、数据配线区、交错区以及像素电极区之上依序沉积透明导电层以及第二导体层，其中第二导体层位于透明导电层之上。接着，进行第三道掩模工艺，使晶体管区形成晶体管的栅极、栅极绝缘层、通道层、欧姆接触层以及源极/漏极，其中通道层部分暴露于外。 【专利类型】发明授权 【申请人】友达光电股份有限公司 【申请人类型】企业 【申请人地址】中国台湾新竹市 【申请人地区】中国 【申请人城市】台湾省 【申请号】CN200810099952.8 【申请日】2008-05-29 【申请年份】2008 【公开公告号】CN101286482B 【公开公告日】2010-06-30 【公开公告年份】2010 【授权公告号】CN101286482B 【授权公告日】2010-06-30 【授权公告年份】2010.0 【IPC分类号】H01L21/84; H01L21/768; H01L21/336; H01L27/12; H01L23/522; H01L29/786; G02F1/1368 【发明人】游伟盛; 陈建宏 【主权项内容】一种像素结构的制造方法，包括：提供一基板，该基板具有一晶体管区、一扫描配线区、一数据配线区、一交错区以及一像素电极区；在该基板上依序沉积一第一导体层、一绝缘层、一第一半导体层以及一接触层以构成一堆栈沉积层；进行第一道掩模工艺，以图案化该堆栈沉积层，以形成多个堆栈沉积层，所述多个堆栈沉积层分别对应于该基板上的该晶体管区、该扫描配线区、该数据配线区、该交错区以及该像素电极区；在该晶体管区、该扫描配线区、该数据配线区、该交错区以及该像素电极区上沉积一保护层；进行第二道掩模工艺，以图案化该保护层及所述堆栈沉积层，使该扫描配线区中的该第一导体层部分暴露于外；移除部分该保护层；在该晶体管区、该扫描配线区、该数据配线区、该交错区以及该像素电极区之上依序沉积一透明导电层以及一第二导体层，其中该第二导体层位于该透明导电层之上；以及进行第三道掩模工艺，在该晶体管区形成一晶体管，其中该晶体管包括一栅极、一栅极绝缘层、一通道层、一欧姆接触层以及一源极/漏极，其中该通道层部分暴露于外。 【当前权利人】友达光电股份有限公司 【当前专利权人地址】中国台湾新竹市
