【摘要】 本发明提供一种集成电路芯片及集成电路装置的制造方法，上述集成电路 芯片，包括一半导体基底，具有一切割侧壁，上述切割侧壁实质上垂直于上述 半导体基底，且无金属内连线结构。上述集成电路芯片也包括一电路装置，形 成于上述半导体基底之中以及一导电图案，形成于该半导体基底之中，且由上 述切割侧壁露出，其中此导电图案包括至少一掺杂硅以及一金属硅化物。本发 明的切割道之中，使用掺杂硅图案(扩散区域)作为内连线图案。也即，切割道 之中不存在金属内连线，因此对于集成电路装置的整个可靠度、品质以及工艺 效率能够有效地提升。 微信 【专利类型】发明申请 【申请人】台湾积体电路制造股份有限公司 【申请人类型】企业 【申请人地址】中国台湾新竹市 【申请人地区】中国 【申请人城市】台湾省 【申请号】CN200810189537.1 【申请日】2008-12-29 【申请年份】2008 【公开公告号】CN101630657A 【公开公告日】2010-01-20 【公开公告年份】2010 【授权公告号】CN101630657B 【授权公告日】2011-04-13 【授权公告年份】2011.0 【发明人】谢明昌; 陈鸿霖; 游秀美; 蓝锦坤; 李东隆 【主权项内容】 。1.一种集成电路装置的制造方法，包括： 在一半导体基底之中形成一第一集成电路图案以及一第二集成电路图 案，该第一集成电路图案以及该第二集成电路图案通过一切割区域将彼此隔 开； 在该半导体基底之中的至少部分的该切割区域内形成一掺杂布线图案， 用以连接该第一以及该第二集成电路图案； 在该半导体基底上方形成一多层内连线结构以及一层间介电层，其中在 该切割区域不形成该多层内连线结构；以及 在该切割区域内蚀刻该层间介电层以及该半导体基底以形成一切割道 沟槽。 【当前权利人】台湾积体电路制造股份有限公司 【当前专利权人地址】中国台湾新竹市 【被引证次数】10 【被自引次数】2.0 【家族被引证次数】40
