【摘要】 本发明公开一种半导体元件图案化的工艺方法，包括步骤如下：提供一基底，依序形成一目标层以及一衬层于该基底上；图案化该衬层，该衬层形成多个矩形岛状结构单体；接着，形成一间隙壁材料层于所述多个矩形岛状结构单体和该目标层上；然后，除去部分间隙壁材料层，形成一间隙壁于各所述多个矩形岛状结构单体的侧壁；除去所述多个矩形岛状结构单体，并借该间隙壁当作硬掩模，进行蚀刻，以去除部分该目标层。利用本发明的方法可有效提高迭对精度，因此可缩小电子元件的面积，于晶片基板上制作出数量更多且面积更小的二维结构。 【专利类型】发明授权 【申请人】南亚科技股份有限公司 【申请人类型】企业 【申请人地址】中国台湾桃园县 【申请人地区】中国 【申请人城市】台湾省 【申请号】CN200810091635.1 【申请日】2008-04-11 【申请年份】2008 【公开公告号】CN101556902B 【公开公告日】2010-11-03 【公开公告年份】2010 【授权公告号】CN101556902B 【授权公告日】2010-11-03 【授权公告年份】2010.0 【IPC分类号】H01L21/00; H01L21/027 【发明人】徐维成; 王雅志 【主权项内容】一种半导体元件图案化的工艺方法，其特征在于步骤包括：提供一基底，该基底表面依序形成有一目标层和一衬层；图案化该衬层，形成多个矩形岛状结构单体于该目标层上，且所述多个矩形岛状结构单体以对称式棋盘排列方式形成于该目标层上；形成一间隙壁于各所述多个矩形岛状结构单体的侧壁上，并暴露部分目标层；移除所述多个矩形岛状结构单体；以及选择性地移除部分目标层，借此而在该目标层上形成排列密度高于对称式棋盘排列的阵列式排列的图案。 【当前权利人】南亚科技股份有限公司 【当前专利权人地址】中国台湾桃园县 【引证次数】2.0 【他引次数】2.0 【家族引证次数】2.0 【家族被引证次数】1
