【摘要】 一种任意位高速滑动相关器，其特征包括用于存储输入数据的输入数据移位寄存器、用于存储相关内容的相关内容寄存器、用于最新滑入数据与相关内容所有位比较的同或门组、用于存储输入数据与相关内容比较结果的匹配寄存器组，用于同或门输出与对应匹配寄存器相加的加法器。其中，所述输入数据移位寄存器存储数据长度与相关内容数据长度相同；所述同或门组中对应同或门在最新滑入的数据与相关内容的对应位相同时输出1，反之对应同或门输出0；所述匹配寄存器组中寄存器数与相关内容数据位数相同，匹配寄存器k的内容为匹配寄存器(k-1)内容加上最新滑入数据与相关内容(n-k-1)位的同或结果，其中n为相关内容长度，0≤k≤n-1，当k＝0时匹配寄存器(k-1)内容定为0。本发明大大地提高了匹配的速度。通过任意位高速滑动相关器，可以降低系统的实现成本，提高实时性，还可以极大地改进其性能。 【专利类型】发明授权 【申请人】清华大学; 桂林电子科技大学 【申请人类型】学校 【申请人地址】100084 北京市100084-82信箱 【申请人地区】中国 【申请人城市】北京市 【申请人区县】海淀区 【申请号】CN200810227381.1 【申请日】2008-11-28 【申请年份】2008 【公开公告号】CN101447860B 【公开公告日】2010-12-22 【公开公告年份】2010 【授权公告号】CN101447860B 【授权公告日】2010-12-22 【授权公告年份】2010.0 【IPC分类号】H04L7/00; H04J3/06 【发明人】詹亚锋; 吴建强; 颜学龙; 陆建华 【主权项内容】一种任意位高速滑动相关器，其特征在于，该相关器是由一个集成了以下部件的数字集成电路构成的：一个输入数据移位寄存器，从低位到高位有A[0]、A[1]、…、A[n‑2]、A[n‑1]合计n位，随着脉冲节拍滑动地存储数据，数据从低位到高位有D[0]、D[1]、…、D[n‑2]、D[n‑1]合计n位；一个相关内容寄存器，从低位到高位有H[0]、H[1]、…、H[n‑2]、H[n‑1]合计n位，预先存入相关内容数据；n个同或门，在滑动地从高位到低位逐位地输入数据时，用于最新输入数据，即A[0]中的数据与所述相关内容寄存器所有位的比较；n个匹配寄存器，依次为M[0]、M[1]、…、M[n‑2]、M[n‑1]，所述最新输入数据，即A[0]中的数据与所述相关内容寄存器最高位H[n‑1]同或的结果存入第0个匹配寄存器M[0]，A[0]中的数据与所述相关内容寄存器次高位H[n‑2]同或的结果加上第0个匹配寄存器M[0]的数据存入第1个匹配寄存器M[1]，以此类推，A[0]中的数据与所述相关内容寄存器最低位H[0]同或的结果加上第n‑2个匹配寄存器M[n‑2]的数据存入第n‑1个匹配寄存器M[n‑1]；n‑1个加法器，用于对应同或门输出与对应匹配寄存器相加；在所述任意位高速滑动相关器数字集成电路芯片内实现：将移位寄存器最低位与相关内容寄存器最高位同或的结果存入第0个匹配寄存器；同时将移位寄存器最低位与相关内容寄存器次高位同或的结果加上第0个匹配寄存器内容的结果存入第1个匹配寄存器，由于当前第0个匹配寄存器存放的是移位前的移位寄存器最低位与相关内容寄存器最高位同或的结果，也就是当前的移位寄存器次低位与相关内容寄存器最高位同或的结果，这样第1个匹配寄存器内容就是移位寄存器的次低位和最低位分别与相关内容寄存器的最高位和次高位同或后累加的结果；以此类推，第n‑1个匹配寄存器内容就是移位寄存器的最高位至最低位分别与相关内容寄存器的最高位至最低位同或后累加的结果，因此第n‑1个匹配寄存器的内容即为滑入的n位数据与相关内容的匹配结果，并且移位寄存器每移一位第n‑1个匹配寄存器的内容就随之改变为当前的匹配结果，由此实时、高速地得出其任意长度的相关程度。 【当前权利人】清华大学; 桂林电子科技大学 【当前专利权人地址】北京市100084-82信箱; 广西壮族自治区桂林市金鸡路1号 【专利权人类型】公立; 公立 【统一社会信用代码】12100000400000624D; 1245000049867145XC 【引证次数】3.0 【他引次数】3.0 【家族引证次数】3.0
