【摘要】 一种基于DSP和FPGA的组合导航计算机，由数据输入模块、数据采集模块、导航解算模块和数据输出模块组成，用于GPS和惯性导航系统的组合导航。数据输入模块实现输入信号的电平转换，数据采集模块利用FPGA实现IMU脉冲信号与GPS信号的同步采集，导航解算模块通过高速浮点型DSP的外部存储器接口并行读取数据采集模块采集的数据，完成惯性/GPS的实时组合导航，导航结果通过数据输出模块输出，并且输出信息具有多重冗余的特点。该导航计算机集成度高，体积小，重量轻，功耗低，实时性好，可扩展性强，系统升级方便，可广泛应用于航空飞行器、舰船、地面车辆等运动载体的导航。。 【专利类型】发明授权 【申请人】北京航空航天大学 【申请人类型】学校 【申请人地址】100083 北京市海淀区学院路37号 【申请人地区】中国 【申请人城市】北京市 【申请人区县】海淀区 【申请号】CN200810100828.9 【申请日】2008-02-22 【申请年份】2008 【公开公告号】CN101261129B 【公开公告日】2010-09-01 【公开公告年份】2010 【授权公告号】CN101261129B 【授权公告日】2010-09-01 【授权公告年份】2010.0 【IPC分类号】G01C21/00; G01C21/16; G01C21/20; G01S5/02; G06F15/78 【发明人】房建成; 李金涛; 全伟; 徐帆 【主权项内容】一种基于DSP和FPGA的组合导航计算机，由数据输入模块(1)、数据采集模块(2)、导航解算模块(3)和数据输出模块(4)组成，其特征在于： 所述的数据输入模块(1)包括电平转换芯片和光电耦合芯片组，1PPS秒脉冲信号经过光电耦合芯片组去除噪声后输出CMOS电平形式的1PPS信号；GPS信号经过电平转换芯片转换后输出CMOS电平形式的GPS信号，IMU脉冲信号经过光电耦合芯片组去除噪声后输出CMOS电平形式的IMU脉冲信号； 所述的数据采集模块(2)包括FPGA、配置芯片和拨码开关，其中FPGA包括时间同步模块、译码器、多路计数器、UART1、UART2、UART3、双口RAM1、双口RAM2、双口RAM3；数据输入模块(1)输出的CMOS电平形式的1PPS信号和拨码开关确定的开关量信号经译码器译码得到的信号作为时间同步模块的输入信号，时间同步模块通过时间同步方法得到IMU脉冲信号采集的采样时钟，FPGA通过UART1和多路计数器以及时间同步模块完成GPS信号和IMU脉冲信号的同步采集；数据输入模块(1)输出的CMOS电平形式的GPS信号经过UART1串并转换为并行数据，存储于双口RAM1；多路计数器根据时间同步模块输出的采样时钟对CMOS电平形式的IMU脉冲信号计数，并记录IMU采样次数，将IMU脉冲信号计数结果及IMU采样次数存储于双口RAM2，然后送入UART2进行并串转换，输出串行IMU数据和IMU采样次数；双口RAM3接收导航解算模块(3)输出的IMU数据、IMU采样次数、GPS数据与导航解算结果，然后送入UART3进行并串转换，输出串行IMU数据、IMU采样次数、GPS数据与导航解算结果； 所述的导航解算模块(3)包括DSP和Flash，DSP通过EMIF定时读取数据采集模块(2)中双口RAM1存储的GPS数据和双口RAM2存储的IMU数据和IMU采样次数，读取到IMU数据时进行捷联解算，读取到GPS数据时，通过GPS故障诊断方法对GPS数据的可用性进行判断，若可用则进行组合滤波和反馈校正，然后将IMU数据、IMU采样次数、GPS数据和导航解算结果通过EMIF送到数据采集模块(2的双口RAM3和数据输出模块(4)中的网口； 所述的数据输出模块(4)包括电平转换芯片组、第一串口、第二串口、网口和HPI接口，数据采集模块(2)中由UART2并串转换后的串行IMU数据和IMU采样次数通过电平转换芯片组进行转换后经第一串口发送到上位机；数据采集模块(2)中由UART3串并转换后的串行IMU数据、IMU采样次数、GPS数据以及导航解算结果通过电平转换芯片进行转换后经第二串口发送到上位机；导航解算模块(3)中DSP的IMU数据、IMU采样次数、GPS数据以及导航解算结果通过网口发送到上位机；上位机通过数据输出模块(4)中的HPI接口访问导航解算模块(3)中DSP内部 的IMU数据、IMU采样次数、GPS数据以及导航解算结果，并与第一串口、第二串口、网口和HPI接口实时通信，实现实时监控；第一串口、第二串口、网口和HPI接口实现输出信息冗余。 微信 【当前权利人】北京航空航天大学 【当前专利权人地址】北京市海淀区学院路37号 【统一社会信用代码】12100000400011227Y 【家族引证次数】1.0 【家族被引证次数】51
