【摘要】 本发明涉及一种微处理器中寄存器堆的设计和访问方法。该方法包括：假设原有的寄存器堆中共有N个寄存器组成，将这N个寄存器中的每个寄存器划分成等长的M个子寄存器，则这N个寄存器形成一个N*M个子寄存器矩阵，该子寄存器矩阵中的每个子寄存器都有自己相应的子寄存器名，通过新增指令来访问这个矩阵中的任意M个子寄存器。利用本发明的设计方法可以在不增加现有寄存器数量的基础上，通过逻辑上的扩展，提高寄存器堆的利用率。该设计及访问方法能够兼容现有的寄存器堆的数据通路和访问方式。 【专利类型】发明授权 【申请人】北京大学 【申请人类型】学校 【申请人地址】100871 北京市海淀区中关村 【申请人地区】中国 【申请人城市】北京市 【申请人区县】海淀区 【申请号】CN200810116924.2 【申请日】2008-07-21 【申请年份】2008 【公开公告号】CN101324837B 【公开公告日】2010-06-23 【公开公告年份】2010 【授权公告号】CN101324837B 【授权公告日】2010-06-23 【授权公告年份】2010.0 【IPC分类号】G06F9/30 【发明人】刘勇; 谢劲松; 张吉豫; 陈钟 【主权项内容】一种微处理器寄存器堆的设计和访问方法，包括：寄存器堆结构的矩阵化设计步骤，所述微处理器寄存器堆中的n个寄存器中的每个寄存器根据处理器数据通路的宽度划分成m个等长的子寄存器，并为每个所述子寄存器用一个唯一的名字命名，形成n×m矩阵式寄存器堆结构；寄存器堆访问的矩阵化设计步骤，根据所述每个寄存器的相应名称进行寄存器堆的数据访问，并根据所述数据通路的要求，规定同时访问的目的和源子寄存器的数目，通过增加新的指令来访问矩阵化的寄存器堆；寄存器堆计算的矩阵化设计步骤，通过增加新的指令以新的寄存器名字进行计算；通过增加新的指令，同时对多个子寄存器进行读、写及各种逻辑运算，所述微处理器寄存器堆的设计和访问方法的特征在于，当所述微处理器寄存器堆中的寄存器是64位寄存器时，m＝8，在所述寄存器堆访问的矩阵化设计步骤中，同时访问任意8个所述子寄存器；当所述微处理器寄存器堆中的寄存器是32位寄存器时，m＝4，在所述寄存器堆访问的矩阵化设计步骤中，同时访问任意4个所述子寄存器。 【当前权利人】北京大学 【当前专利权人地址】北京市海淀区中关村 【专利权人类型】公立 【统一社会信用代码】12100000400002259P 【引证次数】5.0 【他引次数】5.0 【家族引证次数】5.0 【家族被引证次数】4
