【摘要】 本发明公开了一种半导体器件的缺陷测试结构、缺陷测试方法和金属前 介质层的缺陷测试结构，其中，所述半导体器件的缺陷测试结构包括：半导 体基底；半导体基底上的n条相互平行的沟槽，其中n为大于或等于3的自 然数；所述沟槽中填充的介质层；在所述缺陷测试结构的俯视图中，所述各 个沟槽一端的连线与沟槽的垂线相交成夹角β。相应的，本发明还公开了一 种半导体器件的缺陷测试方法和金属前介质层的缺陷测试结构，采用本发明 公开的缺陷测试结构和测试方法，能够节约测试步骤，提高生产效率，有利 于降低成本。 【专利类型】发明申请 【申请人】中芯国际集成电路制造(北京)有限公司 【申请人类型】企业 【申请人地址】100176北京市北京经济技术开发区文昌大道18号 【申请人地区】中国 【申请人城市】北京市 【申请人区县】大兴区 【申请号】CN200810118406.4 【申请日】2008-08-14 【申请年份】2008 【公开公告号】CN101651132A 【公开公告日】2010-02-17 【公开公告年份】2010 【授权公告号】CN101651132B 【授权公告日】2012-05-23 【授权公告年份】2012.0 【发明人】郑春生; 刘明源; 张文广 【主权项内容】1、一种半导体器件的缺陷测试结构，其特征在于，包括： 半导体基底； 半导体基底上的n条相互平行的沟槽，其中n为大于或等于3的自然数； 所述沟槽中填充的介质层； 在所述缺陷测试结构的俯视图中，所述各个沟槽一端的连线与沟槽的垂 线相交成夹角β。 【当前权利人】中芯国际集成电路制造(北京)有限公司 【当前专利权人地址】北京市北京经济技术开发区文昌大道18号 【专利权人类型】有限责任公司(外国法人独资) 【统一社会信用代码】911103027404017237 【被引证次数】TRUE 【家族被引证次数】TRUE
