【摘要】 一种乱序执行微处理器，用以处理宏指令。宏指令指示微处理器将8位的结果值仅写入微处理器的N位的一般用途寄存器的较低8位。指令编译器将宏指令转换成merge微指令，其记载N位的第一寄存器、8位的第二寄存器以及接收N位结果值的N位目的寄存器。N位第一寄存器和N位目的寄存器是N位结构一般用途寄存器。执行单元将8位的结果值写入N位结果值的较低8位，并且将merge微指令所记载的N位第一寄存器的较高N-8位写入N位结果值对应的较高N-8位。 【专利类型】发明授权 【申请人】威盛电子股份有限公司 【申请人类型】企业 【申请人地址】中国台湾台北县 【申请人地区】中国 【申请人城市】台湾省 【申请号】CN200810169456.5 【申请日】2008-10-22 【申请年份】2008 【公开公告号】CN101377736B 【公开公告日】2010-07-14 【公开公告年份】2010 【授权公告号】CN101377736B 【授权公告日】2010-07-14 【授权公告年份】2010.0 【IPC分类号】G06F9/30 【发明人】吉拉德·M·卡尔; 泰瑞·派克斯 【主权项内容】一种乱序执行微处理器，用以处理宏指令，上述宏指令指示上述乱序执行微处理器将8位的结果值仅写入上述乱序执行微处理器的N位结构一般用途寄存器的较低8位，包括：指令编译器，用以将上述宏指令转换成merge微指令，其中上述merge微指令记载N位第一寄存器、8位第二寄存器以及N位目的寄存器，其中上述N位目的寄存器用以接收N位的结果值，上述N位第一寄存器和上述N位目的寄存器是上述宏指令所记载的上述N位结构一般用途寄存器；以及执行单元，耦接至上述指令编译器，用以接收上述merge微指令，并且对应地产生要随后写入上述宏指令所记载的上述N位结构一般用途寄存器的上述N位结果值，即使上述宏指令指示上述乱序执行微处理器将上述8位的结果值仅写入上述N位结构一般用途寄存器的上述较低8位，其中，为了产生上述N位的结果值，上述执行单元将上述8位结果值写入上述N位结果值的较低8位，并且将上述merge微指令所记载的上述N位第一寄存器的较高N-8位写入上述N位结果值对应的较高N-8位。 【当前权利人】威盛电子股份有限公司 【当前专利权人地址】中国台湾台北县 【家族引证次数】4.0 【家族被引证次数】80
