【摘要】 本发明是有关于一种半导体结构，其包括：一半导体基材；一第一高电压掺杂井区，位于该半导体基材上，具有一第一电性；一第二高电压掺杂井区，位于该半导体基材上，具有与该第一电性相反的一第二电性，并横向地邻接该第一高电压掺杂井区；一栅介电层，从该第一高电压掺杂井区上方延伸至该第二高电压掺杂井区上方；一栅极，位于该栅介电层上方；一漏极区，位于该第二高电压掺杂井区之中；一源极区，位于该栅介电层的一侧，与该漏极区反向相对；及一深掺杂p型井区，位于该第二高电压掺杂井区下方，具有该第一电性，其中该深掺杂p型井区实质上并未直接地形成在该漏极区的正下方。本发明可降低源极-漏极之间的开启状态电阻值，增进开启状态的驱动电流。。： 【专利类型】发明授权 【申请人】台湾积体电路制造股份有限公司 【申请人类型】企业 【申请人地址】中国台湾新竹市新竹科学工业园区力行六路8号 【申请人地区】中国 【申请人城市】台湾省 【申请号】CN200810212304.9 【申请日】2008-09-05 【申请年份】2008 【公开公告号】CN101562195B 【公开公告日】2010-12-08 【公开公告年份】2010 【授权公告号】CN101562195B 【授权公告日】2010-12-08 【授权公告年份】2010.0 【IPC分类号】H01L29/78; H01L29/06 【发明人】姚智文; 蒋柏煜; 蔡俊琳; 黄宗义 【主权项内容】一种半导体结构，其特征在于其包括：一半导体基材；一第一高电压掺杂井区，位于该半导体基材上，且具有一第一电性；一第二高电压掺杂井区，位于该半导体基材上，且具有与该第一电性相反的一第二电性，并横向地邻接该第一高电压掺杂井区；一栅介电层，从该第一高电压掺杂井区上方延伸至该第二高电压掺杂井区上方；一栅极，位于该栅介电层上方；一漏极区，位于该第二高电压掺杂井区之中；一源极区，位于该栅介电层的一侧，且与该漏极区反向相对；一深掺杂p型井区，位于该第二高电压掺杂井区下方，且具有该第一电性，其中该深掺杂p型井区实质上并未直接地形成在该漏极区的正下方；一第三高电压掺杂井区，具有该第二电性，位于该第一高电压掺杂井区的反面一侧，并与该第二高电压掺杂井区反向相对，其中该第三高电压掺杂井区具有与该第一高电压掺杂井区相同的一厚度，且该源极区是位于该第三高电压井区之中；以及一附加的深掺杂p型井区，具有该第一电性，位于该第三高电压掺杂井区下方，其中该深掺杂p型井区以及该附加的深掺杂p型井区位于相同的高度，且具有相同的厚度，其中该附加的深掺杂p型井区并未直接地形成于该源极区的正下方。 【当前权利人】台湾积体电路制造股份有限公司 【当前专利权人地址】中国台湾新竹市新竹科学工业园区力行六路8号 【引证次数】10.0 【自引次数】4.0 【他引次数】6.0 【家族引证次数】14.0 【家族被引证次数】34
