【摘要】 一种有源元件阵列基板及其制造方法，本发明通过形成图案化第一金属层、绝缘层、图案化半导体层、与图案化金属复层等，作为阵列基板中的薄膜晶体管、栅极导线、栅极连接焊盘、数据导线、数据连接焊盘及存储电极等元件，并通过对特定膜层部分进行选择性蚀刻步骤的手段，形成具有底切结构的膜层配置，进而减少阵列基板制造方法中所涉及的程序复杂且耗时的光掩模蚀刻程序次数，以相对简易且省时的工艺步骤提供一阵列基板。 【专利类型】发明授权 【申请人】友达光电股份有限公司 【申请人类型】企业 【申请人地址】中国台湾新竹市 【申请人地区】中国 【申请人城市】台湾省 【申请号】CN200810095812.3 【申请日】2008-04-24 【申请年份】2008 【公开公告号】CN101261962B 【公开公告日】2010-08-18 【公开公告年份】2010 【授权公告号】CN101261962B 【授权公告日】2010-08-18 【授权公告年份】2010.0 【IPC分类号】H01L21/84; H01L21/768; H01L27/12; H01L23/522; G02F1/1362 【发明人】方国龙; 林祥麟; 林汉涂 【主权项内容】一种有源元件阵列基板的制造方法，包括：提供一基板；形成一图案化第一金属层于该基板上，该图案化第一金属层包含多条栅极导线、以及与所述多条栅极导线相连接的多个栅极及多个栅极连接焊盘；形成一第一绝缘层于该基板与该图案化第一金属层上；形成一图案化半导体层于部分该第一绝缘层上；形成一图案化金属复层于该第一绝缘层与该图案化半导体层上，该图案化金属复层包含多条数据导线、多个漏极、多个存储电极以及与所述多条数据导线连接的多个源极与多个数据连接焊盘，其中所述多个源极与所述多个漏极位于所述多个栅极上方，且各所述漏极与各所述存储电极分别具一漏极开口与一存储电极开口，其中所述多个漏极开口与所述多个存储电极开口均暴露出部分该图案化半导体层；形成一全面覆盖的第二绝缘层；图案化该第二绝缘层与该第一绝缘层，以暴露所述多个漏极开口的一部分、所述多个存储电极开口的一部分、所述多条数据导线的一部分、所述多个数据连接焊盘的一部分、所述多条栅极导线的一部分、以及所述多个栅极连接焊盘的一部分；进行一蚀刻工艺，以选择性移除所述多个经暴露的部分该图案化金属复层，以在所述多个经暴露的该图案化金属复层中形成一底切结构；以及形成一图案化导电层，该图案化导电层包含分别电性连结于所述多个漏极的多个像素电极。 【当前权利人】友达光电股份有限公司 【当前专利权人地址】中国台湾新竹市 【引证次数】5.0 【自引次数】1.0 【他引次数】4.0 【家族引证次数】5.0 【家族被引证次数】7
