【摘要】 本发明公开一种嵌入式动态随机存取存储器(Dynamic Random AccessMemory，简称为DRAM)，包括一时钟信号、耦接至该时钟信号的至少一延迟锁相环(Delay Locked Loop，DLL)电路与耦接至所述控制信号的至少一嵌入式DRAM阵列。该DLL电路在经过配置后产生多个控制信号，其中每一控制信号基于该时钟信号而具有一预设延迟。该嵌入式DRAM阵列产生多个操作步骤且由所述控制信号控制。本发明的嵌入式动态随机存取存储器可精确地控制延迟时间(Delay Time)，且自动适应嵌入式DRAM中的不同内部控制的时钟信号变化。 【专利类型】发明授权 【申请人】台湾积体电路制造股份有限公司 【申请人类型】企业 【申请人地址】中国台湾新竹市 【申请人地区】中国 【申请人城市】台湾省 【申请号】CN200810091755.1 【申请日】2008-04-14 【申请年份】2008 【公开公告号】CN101286362B 【公开公告日】2010-06-02 【公开公告年份】2010 【授权公告号】CN101286362B 【授权公告日】2010-06-02 【授权公告年份】2010.0 【IPC分类号】G11C11/4076 【发明人】许国源 【主权项内容】一种嵌入式动态随机存取存储器，包括：至少一延迟锁相环电路，耦接至一时钟信号，并且在经过配置后产生多个控制信号，其中每一控制信号基于该时钟信号而各自具有不同的一预设延迟；以及耦接至所述控制信号的至少一嵌入式DRAM阵列；其中，该嵌入式DRAM阵列产生多个操作步骤且由所述控制信号控制。 【当前权利人】台湾积体电路制造股份有限公司 【当前专利权人地址】中国台湾新竹市 【引证次数】4.0 【他引次数】4.0 【家族引证次数】9.0 【家族被引证次数】9
