【摘要】 一种低功率模拟数字转换器，其是将其内流水线级的交换电容式电路与运算放大器设计为闭合回路，且让运算放大器操作在线性稳定区中的未完全稳定状态(亦即不让运算放大器操作在回转的状态)。如此一来，不但可以确保流水线级不会产生有跟信号大小相关的失真源，从而使得运算放大器所产生的增益误差可以被看作是一个常数增益误差，藉此即可利用低硬件架构复杂度、低功耗与小面积的需求的数字背景校准单元来对流水线级所产生的原始数字信号进行校准，且又更可大幅地降低流水线级的运算放大器的频宽需求以降低功耗，却又不影响模拟数字转换器的整体效能。 【专利类型】发明申请 【申请人】财团法人工业技术研究院 【申请人类型】科研单位 【申请人地址】中国台湾新竹县 【申请人地区】中国 【申请人城市】台湾省 【申请号】CN200810185286.X 【申请日】2008-12-24 【申请年份】2008 【公开公告号】CN101764609A 【公开公告日】2010-06-30 【公开公告年份】2010 【授权公告号】CN101764609B 【授权公告日】2012-10-03 【授权公告年份】2012.0 【IPC分类号】H03M1/10 【发明人】林冠谕; 洪棕顺 【主权项内容】一种模拟数字转换器，其特征在于其包括：第一流水线级，用以接收并对已采样及保持过后的直流电压进行转换，藉以输出第一数字编码与第一残余电压；第二流水线级，用以接收并对所述第一残余电压进行转换，藉以输出第二数字编码与第二残余电压，其中所述第一与所述第二流水线级皆包含：交换电容式电路；以及运算放大器，其与所述交换电容式电路构成闭合回路，且操作在线性稳定区中的未完全稳定状态；快闪式模拟数字转换器，耦接所述第二流水线级，用以接收并对所述第二残余电压进行转换，藉以输出第三数字编码；合并单元，耦接所述第一与所述第二流水线级以及所述快闪式模拟数字转换器，用以接收并合并所述第一、所述第二与所述第三数字编码，藉以输出原始数字信号；以及数字背景校准单元，耦接所述合并单元、所述第一与所述第二流水线级以及所述快闪式模拟数字转换器，用以接收所述原始数字信号以及所述第一、所述第二与所述第三数字编码，并依据参考数字信号以及所述第一、所述第二与所述第三数字编码，而对所述原始数字信号进行校准，藉以输出准确数字信号。 微信 【当前权利人】财团法人工业技术研究院 【当前专利权人地址】中国台湾新竹县 【被引证次数】2 【被他引次数】2.0 【家族引证次数】3.0 【家族被引证次数】2
