【摘要】 一种优化混合信号芯片面积的方法，涉及集成电路技术领域。本 发明方法的步骤为：①设计IP版图时，将IP中的电阻或者电容分 离出来，使IP面积大幅度缩小；②将已经做好的IP及其它逻辑单 元进行摆放，得出整个芯片的面积；③将分离出来的电阻或者电容 放置在芯片电源环上、压焊盘Pad下方或者与电阻或电容用到的金属 层不相同的布线区域。同现有技术相比，本发明在保证IP性能的同 时减小IP面积，从而进一步优化芯片面积，不产生浪费区域，并节 约电阻和电容的数量。 【专利类型】发明申请 【申请人】北京同方微电子有限公司 【申请人类型】企业 【申请人地址】100083北京市同方科技广场A座2901 【申请人地区】中国 【申请人城市】北京市 【申请人区县】海淀区 【申请号】CN200810222199.7 【申请日】2008-09-11 【申请年份】2008 【公开公告号】CN101673311A 【公开公告日】2010-03-17 【公开公告年份】2010 【授权公告号】CN101673311B 【授权公告日】2011-05-11 【授权公告年份】2011.0 【IPC分类号】G06F17/50 【发明人】孙喆; 王磊; 侯晓宇; 李婧娴; 祁寒; 侯艳; 梁天逾; 张云翔 【主权项内容】1、一种优化混合信号芯片面积的方法，其步骤为： ①设计IP版图时，将IP中的电阻或者电容分离出来，使IP面 积大幅度缩小； ②将已经做好的IP及其它逻辑单元进行摆放，得出整个芯片的面 积； ③将分离出来的电阻或者电容放置在芯片电源环上、压焊盘Pad 下方或者与电阻或电容用到的金属层不相同的布线区域。 【当前权利人】北京同方微电子有限公司 【当前专利权人地址】北京市同方科技广场A座2901 【专利权人类型】有限责任公司(法人独资) 【统一社会信用代码】911100007334588792 【被引证次数】10 【被他引次数】10.0 【家族引证次数】4.0 【家族被引证次数】10
