【摘要】 本发明公开了一种Planar DMOS器件及其制作方法，用以减小PlanarDMOS器件的结型场效应晶体管导通电阻，提高平面Planar DMOS器件的性能。本发明技术方案在制作Planar DMOS器件之前，在晶圆外延层的表层注入第一掺杂原子，使外延层表层的掺杂浓度高于外延层其它部分的掺杂浓度，并将第一掺杂原子驱入外延层；在Planar DMOS器件制作中增加了在硅腐蚀晶圆背面之后在晶圆背面表层注入掺杂原子和激活所注入的掺杂原子这两个步骤，使得晶圆背面表层形成重掺杂，从而增加了晶圆背面表层的电子或者空穴，形成电性活跃区，使得晶圆背面的金属与晶圆之间的接触电阻减小，源漏二极管正向导通电压减小，提高了Planar DMOS器件的性能。。： 【专利类型】发明授权 【申请人】北大方正集团有限公司; 深圳方正微电子有限公司 【申请人类型】企业 【申请人地址】100871 北京市海淀区成府路298号中关村方正大厦513 【申请人地区】中国 【申请人城市】北京市 【申请人区县】海淀区 【申请号】CN200810119295.9 【申请日】2008-09-02 【申请年份】2008 【公开公告号】CN101459084B 【公开公告日】2010-11-03 【公开公告年份】2010 【授权公告号】CN101459084B 【授权公告日】2010-11-03 【授权公告年份】2010.0 【IPC分类号】H01L21/336; H01L21/265; H01L29/36; H01L29/78 【发明人】陈洪宁; 方绍明; 刘鹏飞; 王心强; 陈勇 【主权项内容】一种平面双扩散金属氧化物半导体器件的制作方法，其特征在于，包括：向晶圆外延层的表层注入第一掺杂原子，使外延层表层的掺杂浓度高于外延层其它部分的掺杂浓度；将第一掺杂原子驱入晶圆外延层；利用所述晶圆制作平面双扩散金属氧化物半导体器件，具体包括：制作晶圆的正面，并进行晶圆正面的贴膜保护、晶圆背面的减薄、晶圆背面的硅腐蚀；在硅腐蚀晶圆背面之后向所述晶圆背面注入与所述晶圆中已有的第二掺杂原子不相同的第三掺杂原子；去掉晶圆正面的贴膜、激活所述第三掺杂原子，并对所述晶圆进行清洗处理；在晶圆背面蒸发金属。 【当前权利人】深圳方正微电子有限公司 【当前专利权人地址】广东省深圳市龙岗区宝龙工业城宝龙七路5号方正微电子工业园 【专利权人类型】其他有限责任公司; 有限责任公司(法人独资) 【统一社会信用代码】91110108101974963M; 91440300755682249E 【家族被引证次数】10
