【摘要】 三维芯片热通孔和性能优化的空白区重分配方法，其特征在于，依次含有以下步骤：计算每个格子所需要的热通孔数目；把对热通孔数目的需求转化为对空白取的需求；建立基本拓扑逻辑约束和空白区分配约束以及目标函数，建立芯片线长优化的线性规划模型；建立微体系结构下芯片性能的优化模型；设立权重，进行热通孔数目，线长和性能的多目标优化模型；用单纯型法求解各个模型，求得在性能优化条件下热通孔数目及其最佳分配区域。在芯片性能保持不变的前提下，可减少14％-65％的热通孔数目。 【专利类型】发明授权 【申请人】清华大学 【申请人类型】学校 【申请人地址】100084 北京市海淀区100084-82信箱 【申请人地区】中国 【申请人城市】北京市 【申请人区县】海淀区 【申请号】CN200810105867.8 【申请日】2008-05-04 【申请年份】2008 【公开公告号】CN101373492B 【公开公告日】2010-11-10 【公开公告年份】2010 【授权公告号】CN101373492B 【授权公告日】2010-11-10 【授权公告年份】2010.0 【IPC分类号】G06F17/50 【发明人】马昱春; 洪先龙; 蔡懿慈; 李欣 【主权项内容】1.三维芯片热通孔和性能优化的空白区重分配方法，其特征在于，它是在计算机中依次按照以下步骤实现的： 步骤(1)，初始化 输入三维芯片的初始布图信息，利用热阻模型计算每个格子所需要的热通孔数目，其中包括温度最高的格子所需要的热通孔数目；在热阻模型中，整个三维芯片在水平方向被离散化成二维的格子栈阵列；一个格子栈是由一系列的格子垂直叠放在一起形成，每个格子对应于一层芯片上的出于网格中的热源； 步骤(2)，按照以下步骤把对热通孔的需求转化为对空白区的需求，根据格子和模块之间的覆盖情况，把格子所需要的空白区域面积转化为模块所需要的空白区域面积： 步骤(2.1)，定义模块i和格子j之间的重叠面积area_budgetij： Δx＝min(xj+wj，xi+wi)-max(xj，xi) Δy＝min(yj+hj，yi+hi)-max(yj，yi) wi，hi分别表示模块i的宽度和高度；wj，hj分别表示格子j的宽度和高度； (xi，yi)表示模块i的左下角坐标；(xj，yj)表示格子j的左下角坐标； 步骤(2.2)，把格子需求的热通孔数目转移到覆盖该格子的模块i上，格子j的空白区转移到模块i的部分的大小为reqij，该reqij为格子j的热通孔重分配的面积大小占总的重分配面积的百分比： 其中，VNj是格子j所需要的热通孔数目，via_area是每个热通孔的横截面积；在模块中，确定：只有与格子有相交的边界才参与到每个格子中空白区的分配问题，并依据下式计算分配给模块的该相交边界的对应的空白区的大小： left_reqij＝reqij*Δy/(Δx+Δy) bottom_reqij＝reqij*Δx/(Δx+Δy) 其中，模块左边界与格子相交时，用left_reqij表示分给模块i左边界的面积， 模块下边界与格子相交时，用bottom_reqij表示分给模块i下边界的面积； 步骤(2.3)，对每个格子都进行每个模块最终空白区需求大小的计算，用LAi，RAi，TAi和BAi分别代表模块i的四个方向的空白区域需求量： 其中，tile?j表示格子j right_reqij是分给模块i右边界的面积 top_reqij是分给模块i上边界的面积 步骤(3)，建立各个优化对象的线性规划的约束和目标： 步骤(3.1)，按照下式建立几何位置约束，防止同层模块重合： 如果模块i在模块i+1的左边：xi+wi≤xi+1 如果模块i在模块i+1的右边：xi+1+wi+1≤xi 如果模块i在模块i+1的上方：yi+hi≤yi+1 如果模块i在模块i+1的下方：yi+1+hi+1≤yi 同时，为防止模块移出原有布图的边界，建立如下约束： xi≥0，yi≥0，xi+wi≤W，yi+hi≤H W、H分别表示芯片区域的宽度和高度； 步骤(3.2)，建立空白区分配的约束关系和目标函数： 设，Li为模块i左边界空白区的宽度 Ri为模块i右边界空白区的宽度 Ti为模块i上边界空白区的高度 Bi为模块i下边界空白区的高度 li是与Li对应的最终分配的空白区宽度 ri是与Ri对应的最终分配的空白区宽度 ti是与Ti对应的最终分配的空白区高度 bi是与Bi对应的最终分配的空白区高度 则，空白区重分配的目标函数为： M是模块i的集合， 同时，新的几何约束关系为： 如果模块i在模块i+1的左边：xi+wi+ri≤xi+1-li+1 如果模块i在模块i+1的右边：xi+1+wi+1+ri+1≤xi-li 如果模块i在模块i+1的上方：yi+hi+ti≤yi+1-bi+1 如果模块i在模块i+1的下方：yi+1+hi+1+ti+1≤yi-bi 芯片的面积约束为： xi≥li，yi≥bi，xi+wi+ri≤W，yi+hi+ti≤H 步骤(3.3)，用最小约束矩形的半周长HPWL表示芯片线长，建立芯片线长的线性规划模型： 设，xnmax，xnmin，ynmax，和ynmin代表线网n的最小包围矩形的四个边界 (xipin，yipin)为模块i的连线端口的坐标，则，通过建立以下约束： 按照下式来优化芯片的线长： N是线网n的集合 步骤(3.4)，建立微体系结构下的芯片性能优化模型： 设某条路径集合g的时钟周期数为cycleg，信号衰减系数为cg，Φ为时钟周期，K为单位长度的时延，模块k的内部时延为latk，再引入中间变量vxij和vyij： 则按照下式来优化芯片的性能： p是(模块i，格子j)的集合； 步骤(4)，按照下式对空白区TV、芯片线长WL和微体系结构下的处理器性能P进行多目标的优化： minα*TV+β*WL+λ*P α，β，λ是权重值，可以按照α+β+λ＝1来设定； 步骤(5)，用单纯形方法，满足步骤(3)所建立的约束条件，求解步骤(4)所建立的多目标优化函数这一个线性规划问题，最终可以得到热通孔数目减少和性能优化的布图。 【当前权利人】清华大学无锡应用技术研究院; 清华大学 【当前专利权人地址】江苏省无锡市滨湖区建筑西路777号A3幢13楼; 北京市海淀区清华园 【专利权人类型】公立 【统一社会信用代码】12100000400000624D 【被引证次数】2 【被他引次数】2.0 【家族被引证次数】12
