【摘要】 本发明公开了一种应用于原子力显微镜的数据采集处理系统，包括有PC-104总线、FPGA处理器、数据采集单元、模拟量输出单元、正弦波发生单元。本发明利用FPGA控制采集，采用数字滤波技术和降采样技术，使其单通道采集速度达到3, 000, 000次/秒，多通道采集速度大于1, 000, 000次/秒，满足了高速扫描的需求；利用FPGA控制模拟量输出，实现四通道独立模拟量输出，模拟量输出速度高于1, 000, 000次/秒；利用FPGA控制相位检测，采用数字鉴相技术，可以在探针一个振动周期内检测出相位差，每次相位检测时间小于5μs，相位检测精度优于0.5°，线性工作范围可达0～360°。。 （，） 【专利类型】发明授权 【申请人】北京航空航天大学 【申请人类型】学校 【申请人地址】100083 北京市海淀区学院路37号 【申请人地区】中国 【申请人城市】北京市 【申请人区县】海淀区 【申请号】CN200810114759.7 【申请日】2008-06-12 【申请年份】2008 【公开公告号】CN101308080B 【公开公告日】2010-06-16 【公开公告年份】2010 【授权公告号】CN101308080B 【授权公告日】2010-06-16 【授权公告年份】2010.0 【IPC分类号】G01N13/16; G06F19/00 【发明人】钱建强; 李渊; 华宝成; 姚骏恩 【主权项内容】一种应用于原子力显微镜的数据采集处理系统，包括有总线接口、FPGA处理器芯片，该数据采集处理系统采用总线接口建立FPGA处理器芯片与原子力显微镜的主控制单元连接，其特征在于：还包括数据采集单元、模拟量输出单元、正弦波发生单元；所述总线接口选取PC-104总线；各单元的电信号连接为：(A)FPGA处理器通过PC-104总线与原子力显微镜的主控制单元实现信息交互；(B)FPGA处理器接收数据采集单元采集到的检测信息；(C)FPGA处理器对采集到的检测信息进行数字低通滤波和降采样处理后经PC-104总线输出给原子力显微镜的主控单元；(D)FPGA处理器接收原子力显微镜的主控制单元输出的模拟量控制指令AN，并启动模拟量输出单元；(E)FPGA处理器接收原子力显微镜的主控制单元输出的正弦波频率控制指令BN，并启动正弦波发生单元；(F)FPGA处理器接收原子力显微镜的主控制单元输出的正弦波幅度控制指令CN，并控制正弦波发生单元中的幅度调整电路调整输出幅度；(G)FPGA处理器对接收的原子力显微镜的探头部分输出的检测信息fN进行数字鉴相，并将鉴相后的相位信息φ输出给原子力显微镜的主控制单元；所述数据采集单元由多路复用选通电路、电平转换电路、抗混叠低通滤波电路、A/D采集电路组成；多路复用选通电路用于(A)接收原子力显微镜探头部分输出的检测信息fN，(B)依据FPGA的选通指令F1选通通道，(C)根据(B)步的选通指令向电平转换电路输出被选通通道的检测信息fn，被选通道检测信息fn是检测信息fN中的其中一路；被选通道检测信息fn经电平转换电路、抗混叠低通滤波电路、A/D采集电路后输出数字量Fn给FPGA处理器；所述模拟量输出单元由D/A输出电路和电压放大电路组成，D/A输出电路对接收的模拟量控制指令AN进行数模转换后输出给电压放大电路，电压放大电路用于实现与原子力显微镜的扫描驱动模块的电压匹配；所述正弦波发生单元由DDFS频率输出电路、第一电压放大电路、幅度调整放大电路、第二电压放大电路组成，DDFS频率输出电路用于产生所需频率的正弦波信号，经第一电压放大电路、幅度调整电路调整幅度、第二电压放大电路后输出给原子力显微镜探头部分。 【当前权利人】北京航空航天大学 【当前专利权人地址】北京市海淀区学院路37号 【统一社会信用代码】12100000400011227Y 【家族被引证次数】6
