【摘要】 本发明公开了一种逐位逼近锁相环DLL电路及调整输入时钟信号的方法，其中，该电路包括：鉴相器、数字控制延时线、逐位逼近式SAR控制模块及时序控制模块，其中，时序控制模块用于控制SAR控制模块，对数字控制延时线的延时信号的延时时间从最低位开始调整，直到确定延时调整的延时时间范围；鉴相器，用于在确定延时调整的延时时间范围内，控制SAR控制模块，对数字控制延时线进行延时信号的延时调整，直到检测到输入时钟信号的相位和输出时钟信号的相位相同。本发明提供的电路及方法在延时调整输入时钟信号时，延时调整的频率范围宽且节省延时锁定时间。 【专利类型】发明申请 【申请人】北京芯技佳易微电子科技有限公司 【申请人类型】企业 【申请人地址】100084 北京市清华科技园学研大厦B座301室 【申请人地区】中国 【申请人城市】北京市 【申请人区县】海淀区 【申请号】CN200810241058.X 【申请日】2008-12-25 【申请年份】2008 【公开公告号】CN101764608A 【公开公告日】2010-06-30 【公开公告年份】2010 【授权公告号】CN101764608B 【授权公告日】2012-07-04 【授权公告年份】2012.0 【IPC分类号】H03L7/081; H03L7/085; H03L7/08 【发明人】王磊 【主权项内容】一种逐位逼近锁相环DLL电路，包括鉴相器，数字控制延时线及逐位逼近式SAR控制模块，其特征在于，还包括时序控制模块，用于控制SAR控制模块，对数字控制延时线的延时信号的延时时间从最低位开始调整，直到确定延时调整的延时时间范围；所述鉴相器在确定延时调整的延时时间范围内，控制SAR控制模块，对数字控制延时线进行延时信号的延时调整，直到检测到输入时钟信号的相位和输出时钟信号的相位相同。 【当前权利人】兆易创新科技集团股份有限公司 【当前专利权人地址】北京市海淀区丰豪东路9号院8号楼1至5层101 【被引证次数】13 【被他引次数】13.0 【家族引证次数】4.0 【家族被引证次数】13
