【摘要】 本发明公开了一种基于存储器知识产权核的嵌入式可编程存储器，其提供可编程机制，支持用户对其位宽、工作模式和同步/异步输出等进行可编程设计，支持包模式、单端口、简单双端口和真双端口等工作模式。本发明利用添加的寄存器缓存有冲突的数据和地址，利用数据位的标志位、和读写冲突检测与保护机制来实现可编程的存储器，既有设计上的简便性，又有功能上的灵活性，对常规的存储器功能做了很多扩展；和常规的可编程存储器技术比较，该可编程存储器在速度、面积、功耗和可靠性等方面有显著的提高。 【专利类型】发明申请 【申请人】中国科学院电子学研究所 【申请人类型】科研单位 【申请人地址】100080 北京市海淀区北四环西路19号 【申请人地区】中国 【申请人城市】北京市 【申请人区县】海淀区 【申请号】CN200810240357.1 【申请日】2008-12-17 【申请年份】2008 【公开公告号】CN101751980A 【公开公告日】2010-06-23 【公开公告年份】2010 【授权公告号】CN101751980B 【授权公告日】2013-08-14 【授权公告年份】2013.0 【IPC分类号】G11C7/10 【发明人】杨海钢; 杨金林 【主权项内容】1.一种基于存储器知识产权核的嵌入式可编程存储器，其特征在于，包括DP-SRAM IP、A端口输入逻辑、B端口输入逻辑、A端口输出逻辑、B端口输出逻辑、控制模块、数据寄存器、标志寄存器和地址寄存器；其中，DP-SRAM IP是利用Memory-Compiler生成的双端口静态随机存储器IP核；A端口输入逻辑和B端口输入逻辑用于将可编程存储器A/B端口输入的数据进行转换以符合IP核对数据的要求；A端口输出逻辑和B端口输出逻辑用于组合IP两个端口输出的数据和数据寄存器的数据，然后送到可编程存储器输出；控制模块用于通过比较地址和读写指示信号，来控制数据的流向；数据寄存器是N比特的寄存器，用于保存数据寄存器在发生第一次读写冲突后的任一时刻通过可编程存储器A/B端口写入到IP核中某行N比特的部分或全部的最新数据；标志寄存器是N比特的，用于标明数据缓冲器中对应比特是否是最新的有效数据；地址寄存器用于保存数据寄存器中的数据对应在IP核的m比特地址值。 【当前权利人】中国科学院电子学研究所 【当前专利权人地址】北京市海淀区北四环西路19号 【统一社会信用代码】12100000400012406C 【引证次数】4.0 【被引证次数】24 【他引次数】4.0 【被自引次数】2.0 【被他引次数】22.0 【家族引证次数】4.0 【家族被引证次数】24
