【摘要】 本发明公开了属于产品质量检测和控制技术领域的一种高速并行多路数字图像采集与处理的嵌入式系统。是由并行图像采集电路、多图像处理器并行处理电路和控制接口电路组成。能够同时采集和处理多路数字图像，并根据处理结果对图像中所反映的产品质量信息做出评估和决策。基于本结构的嵌入式系统可广泛应用于基于机器视觉的产品质量的检测和控制、印刷品检测领域。可以用于一条或多条生产线上针对相同的或不同的检测指标，对产品的每个个体质量进行单次或多次检测和控制。 【专利类型】发明授权 【申请人】清华大学 【申请人类型】学校 【申请人地址】100084 北京市100084-82信箱 【申请人地区】中国 【申请人城市】北京市 【申请人区县】海淀区 【申请号】CN200810056124.6 【申请日】2008-01-14 【申请年份】2008 【公开公告号】CN101221439B 【公开公告日】2010-06-23 【公开公告年份】2010 【授权公告号】CN101221439B 【授权公告日】2010-06-23 【授权公告年份】2010.0 【IPC分类号】G05B19/418 【发明人】王伯雄; 温江涛; 罗秀芝; 贾倩倩 【主权项内容】1.一种高速并行多路数字图像采集与处理的嵌入式系统，包括复杂可编程逻辑器件和相应的软件；用于根据外界触发时序，将多处理器处理结果综合起来，产生一个控制产品质量分拣机构进行分拣操作的电压信号，或根据各处理器的处理结果，分别进行组合，产生多个控制产品质量分拣机构进行分拣操作的电压信号，数字图像传感器的接口电路是采用由硬件描述语言对复杂可编程逻辑器件编程来控制独立的数字图像传感器接口电路芯片的方式或者由直接硬件描述语言在FPGA中通过数字逻辑的方式来实现，其特征在于：所述高速并行多路数字图像采集与处理的嵌入式系统包括，并行图像采集电路，基于cameral ink传输协议，和能够根据外界触发事件的时序触发数字图像传感器；从多个数字图像传感器中的每一个数字图像传感器并行采集单帧数字图像或者数字图像序列，并使所采集到的各数字图像序列之间能够保持相位一致性，多处理器并行处理数字图像电路，同一数字图像传感器采集到的数字图像或者采集到的数字图像序列由每一个处理器处理，并通过图像显示接口电路将被处理的图像送计算机显示器显示。 【当前权利人】清华大学 【当前专利权人地址】北京市100084-82信箱 【专利权人类型】公立 【统一社会信用代码】12100000400000624D 【被引证次数】6 【被他引次数】6.0 【家族被引证次数】21
