【摘要】 本发明公开了一种将32位DSP与通用RISC CPU无缝混链的处理器装置，该处理器装置基于同一硬件平台，不但能够运行专用32位DSP指令以及基于DSP处理的SIMD指令，而且能够通过指令重构方式兼容运行通用RISC CPU指令。另外，单条DSP指令支持32位的数据操作，或2个并行16位的数据操作。处理器采用了4通道发射机制来增加处理器的并行度，从而提高了该处理器的DSP计算效率和CPU的执行控制效率。该处理器实现了DSP处理和CPU处理的统一和透明化，继承了通用RISCCPU承载的软件资源和开发工具，DSP的计算功能通过函数库方式提供，节省了DSP处理系统开发资源，方便用户进行系统开发。 ： 【专利类型】发明申请 【申请人】中国科学院微电子研究所 【申请人类型】科研单位 【申请人地址】100029 北京市朝阳区北土城西路3号 【申请人地区】中国 【申请人城市】北京市 【申请人区县】朝阳区 【申请号】CN200810227482.9 【申请日】2008-11-26 【申请年份】2008 【公开公告号】CN101739235A 【公开公告日】2010-06-16 【公开公告年份】2010 【IPC分类号】G06F9/30 【发明人】梁利平; 王志君 【主权项内容】1.一种将32位DSP与通用RISC CPU无缝混链的处理器装置，其特征在于，该处理器装置由指令存储器模块、数据存储器模块、装载存储单元模块、寄存器堆模块、取指模块、指令预解码和分发模块、并行度控制模块、协处理器模块，以及4个指令执行通道构成，用于运行专用32位DSP指令和基于DSP处理的SIMD指令，且能够通过指令重构方式兼容运行通用RISC CPU指令。 【当前权利人】中国科学院微电子研究所 【当前专利权人地址】北京市朝阳区北土城西路3号 【统一社会信用代码】12100000400834434U 【引证次数】4.0 【被引证次数】23 【他引次数】4.0 【被自引次数】2.0 【被他引次数】21.0 【家族引证次数】4.0 【家族被引证次数】23
