【摘要】 一种栅层的形成方法，包括：提供具有多晶硅层的衬底；执行等离 子体掺杂工艺，在所述多晶硅层中掺入氮掺杂；执行离子注入掺杂工艺， 在所述多晶硅层中掺入减小该多晶硅层电阻率的杂质；对已执行所述的 等离子体掺杂和离子注入掺杂的多晶硅层执行退火工艺。本发明可以抑 制掺入改善电阻率的杂质离子的多晶硅晶粒尺寸的增大，改善形成的栅 极的物理性能和电学性能。 【专利类型】发明申请 【申请人】中芯国际集成电路制造(北京)有限公司 【申请人类型】企业 【申请人地址】100176北京市北京经济技术开发区文昌大道18号 【申请人地区】中国 【申请人城市】北京市 【申请人区县】大兴区 【申请号】CN200810118404.5 【申请日】2008-08-14 【申请年份】2008 【公开公告号】CN101651096A 【公开公告日】2010-02-17 【公开公告年份】2010 【授权公告号】CN101651096B 【授权公告日】2011-05-04 【授权公告年份】2011.0 【发明人】何永根; 戴树刚 【主权项内容】1、一种栅层的形成方法，其特征在于，包括： 提供具有多晶硅层的衬底； 执行等离子体掺杂工艺，在所述多晶硅层中掺入氮掺杂； 执行离子注入掺杂工艺，在所述多晶硅层中掺入减小该多晶硅层电 阻率的杂质； 对已执行所述的等离子体掺杂和离子注入掺杂的多晶硅层执行退 火工艺。 【当前权利人】中芯国际集成电路制造(北京)有限公司 【当前专利权人地址】北京市北京经济技术开发区文昌大道18号 【专利权人类型】有限责任公司(外国法人独资) 【统一社会信用代码】911103027404017237 【被引证次数】TRUE 【家族被引证次数】TRUE
