【摘要】 本发明提供了一种半导体器件栅极的制作方法，在衬底上生成栅极氧化层之后，在所述栅极氧化层上沉积多晶硅层，并在所述多晶硅层上形成图案化的掩膜层，其关键在于，在图案化的掩膜层两侧形成侧壁聚合物；使图案化的掩膜层及侧壁聚合物做掩膜，刻蚀所述多晶硅层；移除图案化的掩膜层及侧壁聚合物构成的掩膜。应用本发明使刻蚀出来的栅极宽度达到均匀，从而使栅极到源极和漏极的距离相等，提高了器件的性能。 【专利类型】发明申请 【申请人】中芯国际集成电路制造(北京)有限公司 【申请人类型】企业 【申请人地址】100176 北京市经济技术开发区文昌大道18号 【申请人地区】中国 【申请人城市】北京市 【申请人区县】大兴区 【申请号】CN200810224598.7 【申请日】2008-10-21 【申请年份】2008 【公开公告号】CN101728256A 【公开公告日】2010-06-09 【公开公告年份】2010 【授权公告号】CN101728256B 【授权公告日】2014-10-22 【授权公告年份】2014.0 【IPC分类号】H01L21/28; H01L21/336; H01L21/02 【发明人】张海洋; 陈海华; 黄怡; 赵林林 【主权项内容】一种半导体器件栅极的制作方法，在衬底上生成栅极氧化层之后，在所述栅极氧化层上沉积多晶硅层，并在所述多晶硅层上形成图案化的掩膜层，其特征在于，该方法还包括：在图案化的掩膜层两侧形成侧壁聚合物；使图案化的掩膜层及侧壁聚合物做掩膜，刻蚀所述多晶硅层；移除图案化的掩膜层及侧壁聚合物构成的掩膜。 【当前权利人】中芯国际集成电路制造(北京)有限公司 【当前专利权人地址】北京市经济技术开发区文昌大道18号 【专利权人类型】有限责任公司(外国法人独资) 【统一社会信用代码】911103027404017237 【家族引证次数】2.0
