【摘要】 本发明涉及一种薄膜晶体管阵列基板制造方法，包括：在基板上沉积栅 金属薄膜，通过第一次构图工艺形成包括栅线和栅电极的图形；在基板上依 次沉积栅绝缘层、半导体层、掺杂半导体层、透明导电薄膜和源漏金属薄膜， 采用带有狭缝的半色调或灰色调掩模板通过第二次构图工艺形成包括数据 线、源电极、漏电极、薄膜晶体管沟道区域和像素电极的图形；在基板上沉 积一层钝化层，通过第三次构图工艺形成包括栅线接口区域和数据线接口区 域的图形。本发明通过三次构图工艺即可完成薄膜晶体管阵列基板的制备， 减少了生产设备投入，缩短了生产时间，提高了生产效率，降低了生产成本。 【专利类型】发明申请 【申请人】北京京东方光电科技有限公司 【申请人类型】企业 【申请人地址】100176北京市经济技术开发区西环中路8号 【申请人地区】中国 【申请人城市】北京市 【申请人区县】大兴区 【申请号】CN200810117997.3 【申请日】2008-08-19 【申请年份】2008 【公开公告号】CN101656232A 【公开公告日】2010-02-24 【公开公告年份】2010 【授权公告号】CN101656232B 【授权公告日】2011-10-12 【授权公告年份】2011.0 【发明人】刘翔; 王章涛; 谢振宇; 陈旭; 林承武 【主权项内容】1.一种薄膜晶体管阵列基板制造方法，其特征在于，包括： 步骤1、在基板上沉积栅金属薄膜，通过第一次构图工艺形成包括栅线 和栅电极的图形； 步骤2、在完成步骤1的基板上依次沉积栅绝缘层、半导体层、掺杂半 导体层、透明导电薄膜和源漏金属薄膜，采用带有狭缝的半色调或灰色调掩 模板通过第二次构图工艺形成包括数据线、源电极、漏电极、薄膜晶体管沟 道区域和像素电极的图形； 步骤3、在完成步骤2的基板上沉积钝化层，通过第三次构图工艺形成 包括栅线接口区域和数据线接口区域的图形。 【当前权利人】京东方科技集团股份有限公司; 北京京东方光电科技有限公司 【当前专利权人地址】北京市朝阳区酒仙桥路10号; 北京市大兴区北京经济技术开发区西环中路8号 【专利权人类型】有限责任公司(台港澳与境内合资) 【统一社会信用代码】911103027493533932 【被引证次数】TRUE 【家族被引证次数】TRUE
