【摘要】 一种实现分体模块之间隔直低频时钟信号传输的方法与系统，发送端通过对系统主时钟进行不同次数的分频得到低频时钟信号和高频时钟信号，用高频时钟信号对低频时钟信号编码后产生高频线路时钟并通过隔直变压器发送与接收；接收端利用接收到的高频线路时钟生成同步时钟并对接收到的高频线路时钟延时，然后进行解码，得到带有固定延时的低频时钟信号；发送端和接收端均为分体模块。相应地，实现分体模块之间隔直低频信号传输的系统，包括发送端和接收端，发送端包括主时钟单元、子时钟单元、编码器与隔直变压器；接收端包括隔直变压器、时钟恢复单元，延时单元与解码器。本发明所述方法用简单的方案和低廉的成本实现了低频时钟信号隔直传输。 【专利类型】发明申请 【申请人】中兴通讯股份有限公司 【申请人类型】企业 【申请人地址】518057 广东省深圳市南山区高新技术产业园科技南路中兴通讯大厦法律部 【申请人地区】中国 【申请人城市】深圳市 【申请人区县】南山区 【申请号】CN200810188175.4 【申请日】2008-12-24 【申请年份】2008 【公开公告号】CN101765244A 【公开公告日】2010-06-30 【公开公告年份】2010 【授权公告号】CN101765244B 【授权公告日】2012-06-13 【授权公告年份】2012.0 【IPC分类号】H04W88/08; H04B1/00; H04W88/00 【发明人】罗庆军; 李虎虎; 张恩溯; 闫鹏周 【主权项内容】 。一种实现分体模块之间隔直低频信号传输的方法，该方法包括：发送端通过对系统主时钟进行不同次数的分频得到低频时钟信号和高频时钟信号，用所述高频时钟信号对所述低频时钟信号编码后产生高频线路时钟并通过隔直变压器发送到接收端；接收端利用接收到的高频线路时钟生成频率为系统主时钟频率正整数倍的同步时钟，利用所述同步时钟将所述接收到的高频线路时钟延时后对所述接收到的高频线路时钟进行解码，得到带有固定延时的低频时钟信号；所述发送端和接收端均为分体模块。 【当前权利人】孟得环 【专利权人类型】上市股份有限公司 【统一社会信用代码】9144030027939873X7 【被引证次数】6 【被他引次数】6.0 【家族引证次数】4.0 【家族被引证次数】6
