【摘要】 一种多芯片堆叠结构及其制法，提供具有相对第一及第二表面的 芯片承载件，以将一第一芯片及第二芯片接置于该芯片承载件第一表 面，并通过焊线电性连接至该芯片承载件，再将至少一第三芯片间隔 一粘着层而堆叠于该第一芯片上，令该第三芯片以错位方式与该第一 芯片叠接，而使第二芯片位于第三芯片及芯片承载件之间，接着通过 焊线电性连接该第三芯片及芯片承载件，从而可节省芯片承载件使用 空间，以利于整体结构的小型化，此外，也可在第三芯片上持续以错 位方式堆叠更多芯片，进而提升电性功能。 【专利类型】发明申请 【申请人】矽品精密工业股份有限公司 【申请人类型】企业 【申请人地址】中国台湾台中县 【申请人地区】中国 【申请人城市】台湾省 【申请号】CN200810214349.X 【申请日】2008-09-02 【申请年份】2008 【公开公告号】CN101667545A 【公开公告日】2010-03-10 【公开公告年份】2010 【授权公告号】CN101667545B 【授权公告日】2011-07-27 【授权公告年份】2011.0 【IPC分类号】H01L21/50; H01L21/60; H01L25/00; H01L25/18; H01L23/488 【发明人】刘正仁; 黄荣彬; 张翊峰; 张锦煌 【主权项内容】1、一种多芯片堆叠结构的制法，其特征在于，包括： 提供具有相对第一及第二表面的芯片承载件，以将一第一芯片及 第二芯片接置于该芯片承载件第一表面，并通过焊线电性连接至该芯 片承载件； 将至少一第三芯片间隔一粘着层而堆叠于该第一芯片上，令该第 三芯片以错位方式与该第一芯片叠接，而使第二芯片位于第三芯片及 芯片承载件之间；以及 利用焊线电性连接该第三芯片及芯片承载件。 【当前权利人】矽品精密工业股份有限公司 【当前专利权人地址】中国台湾台中县 【引证次数】1.0 【被引证次数】2 【他引次数】1.0 【被自引次数】1.0 【被他引次数】1.0 【家族引证次数】3.0 【家族被引证次数】2
